Sobald Sie Ihren Schaltplan fertiggestellt haben, ist es einfach das Layout zu erstellen. Klicken Sie dazu einfach auf den BOARD Befehl in der Aktionsleiste des Schaltplan-Editors.

 

EAGLE öffnet nun den Layout-Editor und zeigt alle Bauteile, die nach einem Zufallsprinzip angeordnet sind. Die Bauteile sind gemäß den gezeichneten Schaltplanverbindungen mit sogenannten Luftlinien miteinander verbunden.

 

Bevor Sie nun die Bauteile anordnen und das Layout erstellen, vorab einige Hinweise:

 

1. Back&Forward Annotation

Ab diesem Zeitpunkt führt EAGLE eine so genannte Back&Forward Annotation aus. Diese Funktion übernimmt jede Aktion die im Schaltplan ausgeführt wird in das Layout und umgekehrt: Angenommen Sie fügen ein Bauteil im Schaltplan hinzu – wird es automatisch im Layout Editor erscheinen. Oder Sie verbinden Pins zusätzlich mit einem Netz – so werden die entsprechenden Luftlinien im Layout angezeigt. Folgendes ist unbedingt zu beachten! Die Back&Forward Annotation funktioniert nur, wenn Schaltplan und Layout beide gemeinsam geöffnet sind. Wird eines der beiden Fenster geschlossen, erscheint eine entsprechende Fehlermeldung.

 

Sobald Unterschiede zwischen Layout und Schaltplan erkannt werden, unterbricht die Back&Forward Annotation Ihre Aktion. Sie müssen dann Schaltplan und Layout mit Hilfe des ERC miteinander vergleichen (Siehe Artikel 2: “Erstes Projekt und Schaltplan erstellen”) und die Unterschiede manuell korrigieren.

 

2. Design Regeln

Bevor Sie mit dem Layouten beginnen, ist es wichtig die richtigen Design Regeln zu laden. Legen Sie dazu die Anzahl der Lagen, die Mindestkupferstärke, minimale Leiterbahnbreite/Abstand, Bohrdurchmesser usw. fest. Sollten Sie nicht sicher sein, welche Werte Sie benötigen, kontaktieren Sie unsere Techniker entweder per Mail (euro@eurocircuits.com) oder per Online-CHAT (Klicken Sie dazu auf den grünen”Contact support” Knopf).

 

Unsere Techniker werden die optimalen Design Regeln für Sie parat haben.

 

Sie können hier unsere kostenlosen DRC runter laden: ec-eagle-design-rules-29-03-2013.zip. Diese beinhalten auch die kostengünstigsten DRC Regeln unserer Leiterplatten-Services.

 

Die Design Rules lassen sich über das Menü bearbeiten.

 

Nun kann man mit dem Layout beginnen. Erstellen Sie zunächst die Leiterplattenkontur. Benutzen Sie dazu den WIRE Befehl und wählen den Layer Dimension (20). Zeichnen Sie eine geschlossene Kontur, welche die Größe der Leiterplatte darstellt. Verschieben Sie die Bauteile in die gezeichnete Kontur.

 

Layout Tipps.

1. Starten Sie mit der Anordnung der Bauteile. Benutzen Sie den LOCK Befehl, um diese zu fixieren (Dies ist nützlich für Bauteile wie Steckerleisten, die an einer genau festgelegten Stelle montiert werden müssen und nicht unbeabsichtigt verschoben werden sollen).

 

2. Bevor Sie die Bauteile platzieren, wählen Sie das richtige Raster, um Probleme mit den Design Regeln zu vermeiden. Klicken Sie auf das Raster Symbol und wählen Sie das passende Raster. Platzieren Sie metrische Bauteile im mm und zöllische Bauteile im Inch-Raster. Wählen Sie ein Alt(ernatives) Raster, um zwischen zwei Einstellungen bequem hin und her zu wechseln. Sie können beide, mm und inch Raster, in einem Layout verwenden. Sie können auch zwei unterschiedliche Werte für die gleiche Maßeinheit verwenden. Als Beispiel: 0.2 mm für feinere Abstände und 0.4 mm wo mehr Raum zum Routen zur Verfügung steht. Als allgemeine Regel gilt, “so groß wie möglich, so klein wie nötig”.

 

Um Bauteile in das richtige Raster zu setzen, aktivieren Sie in den Layer-Einstellungen die Lagen 23 “t(op)origins” und 24 “b(ottom)origins” um die Bauteilmittelpunkte zu sehen.

 

Aktivieren Sie den MOVE Befehl – mit + linke Maus-Taste, somit springt das Bauteil in das richtige Raster (“Snap to grid” Funktion”).

 

3. Um ein Bauteil auf eine definierte Position zu platzieren, benutzen Sie die Befehlszeile. Als Beispiel: MOVE IC1 (22 50) Eingabe drücken. Das Bauteil IC1 wird auf die angegebene Koordinate gesetzt.

In den Eigenschaften kann man sehen, dass das Bauteil auf der angegebenen Position liegt.

 

4. Um ein Bauteil auf der Lötseite zu platzieren, verwenden Sie den MIRROR Befehl. Das Bauteil wird dann inklusive aller notwendigen Layer wie, Lötstopplack, Bestückungsdruck und Lötpaste für SMD-Bauteile, gespiegelt.

 

5. Führen Sie von Zeit zu Zeit den Ratsnest Befehl aus. Dieser berechnet die kürzesten Luftlinien und macht das Layout übersichtlicher. Sie können auch Signale ausblenden. Beispiel: Geben Sie in die Befehlszeile “RATSNEST ! GND” ein. Damit wird GND ausgeblendet. Lesen in RATSNEST Hilfe weitere Details.

 

6. Als nächstes werden mit dem ROUT Befehl die unverdrahteten Signale (Luftlinien) in verdrahtete Signale (Leiterbahnen) umgewandelt. Klicken Sie mit der linken Maustaste auf den Anfangspunkt einer Luftlinie und verlegen Sie die Leiterbahnen. In der Parameterleiste wird angezeigt, welcher Layer aktiv ist. Auf dem aktiven Layer wird auch die Leiterbahn verlegt. Mit der mittleren Maustaste kann der Layer gewechselt werden, oder wählen Sie in der Parameterleiste einen anderen Layer aus. Mit Shift und linke Maustaste drücken wird ein Via erzeugt. Die Luftlinien werden dynamisch berechnet.

 

7. Nutzen Sie von Zeit zu Zeit den Design Rule Check, um sicher zu stellen, dass die Design Regeln eingehalten wurden. Sollten Fehler auftreten, zeigt EAGLE wo diese zu finden sind.

DRC zeigt wo die Fehler sind

 

8. Nachdem Sie alle Luftlinien in Signale umgewandelt haben, führen Sie den RATSNEST Befehl erneut aus, um dies auch sicher zu stellen. In der unteren linken Zeile erscheint das Ergebnis. Wird als Ergebnis “0 Luftlinien” angezeigt, dann haben Sie alle Luftlinien in Leiterbahnen umgewandelt.

 

9. Um eine Kupferfläche zu erstellen, nutzen Sie den POLYGON Befehl. Zunächst zeichnen Sie eine Kontur, die die Umrisse der Kupferfläche darstellt. Geben Sie dem Polygon den gleichen Namen wie das Netz, an dem es angeschlossen werden soll. Führen Sie RATSNEST aus. Das Polygon wird berechnet und die Kupferfläche dargestellt. Pads die zum gleichen Signal gehören, werden mit einem Thermal Pad angeschlossen, alle anderen Netze werden davon isoliert.

GND Pads die mit einem Thermal an die Kupferfläche angeschlossen sind.

 

Datenausgabe

Sie können Ihre BRD Daten direkt auf die Eurocircuits Webseite in unseren PCB Visualizer hochladen, um das Layout zu prüfen, einen Preis zu berechnen oder eine Bestellung zu platzieren. Alternativ können Sie mit dem CAM-Prozessor die Gerber- und Bohrdaten ausgeben.

 

Klicken Sie dazu auf CAM-Prozessor Symbol in Aktionsleiste

 

In Datei – Öffnen –Job können Sie vordefinierte Jobs auswählen. Eine Job Datei beinhaltet alle notwendigen Schritte für eine automatische Datenausgabe. Sie müssen lediglich angeben welche Layer benutzt werden sollen.

 

Sie finden vordefinierte Job Daten für die Gerber und Bohrausgabe.

 

Verwenden Sie als Ausgabetreiber immer Gerber RS 274X 2.6 Inch, um Rundungsfehler zu vermeiden.

 

Mit Hinzufügen oder Löschen können Schritte gelöscht oder hinzugefügt werden.

 

Mit Datei/Speichern, speichern den Job mit einem neuen Namen. Somit bleibt der Original Job erhalten.

 

Mit Job ausführen werden die Gerberdaten erzeugt.

 

Klicken Sie erneut auf Datei-Öffnen-Job um den Excellon Treiber für die Bohrdatenausgabe zu laden.

 

Verwenden Sie die gleiche Treibereinstellung 2.6 Inch wie auch bei den Gerberdaten. Damit ist sichergestellt, dass Bohrdaten und Gerberdaten deckungsgleich sind. Im rechten Menü erkennen Sie, dass die Bohrdaten eine Kombination der Layer Drills und Holes sind.

 

Klicken Sie auf Prozess ausführen, um die Bohrdaten zu erzeugen.

 

TIPP: Sie können beide, Gerber- und Bohrdatenausgabe, in einem CAM Job speichern, um Bohr- und Gerberdatenasugabe in einem Schritt auszuführen.

 

Um einen Layer im CAM-Prozessor hinzuzufügen, klicken Sie einfach auf Hinzufügen, wählen den benötigten Layer, vergeben den richtigen Namen für den Arbeitsschritt, wählen den Treiber und die passende Dateierweiterung. Dann speichern.

 

Sie können uns die BRD Daten, oder die Gerber- und Bohrdaten schicken. Sobald diese in unseren PCB Visualizer hochgeladen sind, werden wir die Daten als fertige Leiterplatte inklusive möglicher Fehler anzeigen.