Welche Lötoberfläche passt zu Ihrem Design?

/in /by

 

Löt-Oberflächen auf Leiterplatten

Die Auswahl der richtigen Löt-Oberfläche ist ebenso wichtig wie die Auswahl des passenden Herstellers für die Leiterplattenfertigung. Die Auswahl der falschen Oberfläche kann zu Problemen bei der Bestückung führen. Die Löt-Oberfläche schützt die Kupferpads gegen Oxidation und Verunreinigungen. Ohne Löt-Oberfläche würde das Kupfer oxidieren, wodurch das Löten von Bauteilen fast unmöglich gemacht wird. Da alle Oberflächen Ihre Vor- und Nachteile haben, ist es wichtig sich ihre Anwendung anzuschauen und die Behandlung der Leiterplatte bei der Bestückung mit einzubeziehen. Wir bieten folgende Löt-Oberflächen an: bleifreie Heissluftverzinnung (HAL), chemisch Nickel-Gold (ENIG), chemisch Silber (ImAg). Alle sind bleifrei und können für ein RoHS Design ebenso genutzt werden, wie für die verbleite (SnPb) Bestückung. Steckergold kann mit Hartgold beschichtet werden (galvanisch Nickel-Gold Ni/Au)

 bleifrei unspezifiziert

Falls Sie keine spezifische Oberfläche auswählen, wird Ihre Leiterplatte auf einem Produktionsnutzen entweder in HAL bleifrei, chemisch Silber, oder chemisch Nickel-Gold produziert. Die Auswahl richtet sich nach den anderen auf diesem Nutzen gefertigten Leiterplatten.

HAL bleifrei

Die Verwendung von HAL als Oberfläche führt zur höchsten Stufe der Lötbarkeit und Löt-Robustheit im Hinblick auf eine mehrstufige Bestückung und Lagerung, bei einem gleichzeitig günstigen Preis. Andererseits erfordert der HAL-Prozess das Eintauchen der kompletten Leiterplatte in flüssiges Lot und ist damit für eine zusätzliche thermische Belastung der Leiterplatte verantwortlich. Aus diesem Grund ist HAL nicht die beste Wahl, falls Ihre Leiterplatte kleine Durchsteiger besitzt, oder dicker als normal – also der Aspect Ratio zu hoch – ist. Ein weiterer Aspekt ist die balligere Oberfläche dieses Verfahrens. Obwohl wir bemüht sind eine möglichst planare Oberfläche zu erreichen, kann die Schwankung der Menge des Lotes auf den Pads diese Oberfläche weniger geeignet für kleine Bauteile mit kleinen Pad-Größen sein.

ENIG (chem. Ni/Au)

Viele Kunden wählen diese Oberfläche wegen der planaren Oberfläche, der guten Lötbarkeit und der akzeptablen Lagerfähigkeit, aber auch, weil sie diese Oberfläche schon vor der Einführung der bleifreien Bestückung kannten. Zumindest dieser Parameter konnte unverändert bleiben und gab zu dieser Zeit etwas Sicherheit. Wie auch immer, der ENIG-Prozess ist kompliziert und hat ein höheres Risiko von Fehlstellen (fehlende Beschichtung, “black Pad” oder Kontaktversprödung). Bei ENIG wird die Lötverbindung zwischen dem Lot und der Nickelschicht der Nickel-Gold-Oberfläche hergestellt, nicht mit dem darunter liegenden Kupfer. Das Gold wird in der Lötverbindung komplett aufgelöst. Diese Verbindung ist bedeutend brüchiger als eine Kupfer-Zinn-Verbindung und wird deswegen nur bei Anwendungen empfohlen bei denen Stöße, Biegungen oder starke Vibrationen keine Rolle spielen. Zudem ist ENIG die teuerste Oberfläche. Für manche Anwendungen, wie Tastaturkontakte oder Draht-Bonding, ist es die bessere Wahl.

chemisch Silber (chem. Ag)

Diese Oberfläche ist häufig ein Zankapfel, manche lieben diese Oberfläche, manche nicht. Sie bietet eine planare Oberfläche, eine gute Lötbarkeit und eine lange Lagerfähigkeit. Die Lötverbindung wird zum darunterliegenden Kupfer hergestellt, da das Silber beim Löten aufgelöst wird. Klingt gut, aber chem. Ag ist empfänglich für Schwefeldioxid (SO²), welches die Oberfläche überzieht und eine AgS² Lage herstellt. Diese Lage beeinflusst die Lötbarkeit nachteilig. Zur Vermeidung dieses Überzugs verpacken wir die Leiterplatten vakuumdicht in silbernes Packpapier, um zu verhindern das Feuchtigkeit und SO² aus der Atmosphäre eindringt. Im Falle einer mehrstufigen Bestückung, sollte die teilbestückten Leiterplatten besser in einer schwefelfreien Umgebung aufbewahrt werden. Falls derlei Handhabung kein Problem darstellt, ist chem. Ag die beste und preiswerteste Wahl.

Steckergold

Wegen der Abriebfestigkeit von Steckverbindungen, können wir diese Stecker mit einer Lage von galvanischem Nickel-Gold (NiAu, Hartgold) versehen. Diese Oberfläche wird in einer Badkonstruktion spezieller Größe verarbeitet und kann nur für Stecker verwendet werden. Die Verarbeitung von Hartgold an anderen Stellen der Leiterplatte ist nicht Möglich.

Karbon

Karbon kombiniert eine hohe mechanische Beanspruchbarkeit mit einer guten elektrischen Leitfähigkeit und kann häufig als Ersatz für Goldkontakte verwendet werden. Es wird direkt auf dem Kupfer apliziert und für Schaltkontakte und Folientastaturen genutzt. Es kann die Herstellung von Leitungskreuzungen ermöglichen. Karbon ist widerstandsfähig gegenüber HAL und Lötprozessen und zeigt praktisch keine Veränderung des Widerstandes. Karbon wird mit leitender Paste gedruckt. Die Genauigkeit und das Bild ist deswegen durch den Druckvorgang begrenzt.

tabellarische Zusammenfassung

Auswirkung unterschiedlicher Kupferdicken auf die Kühlung eines SMD-Spannungsreglers

/in /by

Gemeinsam mit Prof. Dr.-Ing. Francesco P. Volpe Professor für Mikrocomputertechnik und Digitaltechnik an der Hochschule Aschaffenburg haben wir die Auswirkung von unterschiedlichen Kupferlagenzahl und Kupferdicken auf die Kühlung eines SMD-Spannungsreglers gemacht. Das dazu gemachte Experiment, wird im Folgenden erläutert:

Möchte man ein linear geregeltes Netzteil aufbauen, steht man sofort vor der Frage, wie man die Verlustwärme am linearen Spannungsregler ableitet. Weshalb dieses Problem auftritt, wird an einem einfachen Design gezeigt:

Es soll ein linear geregeltes Netzteil mit einer Ausgangsgleichspanung von 24 V und einem maximalen Strom von 0,25 A entwickelt werden. Ferner sollen hautsächlich Bauteile in SMD zum Einsatz kommen. Ein solches Netzteil ist in Bild 1 zu sehen. Dabei handelt es sich um ein reines Prinzipschaltbild.


Bild 1: Linear geregeltes 24V-Netzteil.

Als Startpunkt wird die Ausgangsspannung gewählt und arbeitet sich in Richtung Transformator vor. Ausgehend von 24 V Ausgangspannung müssen vor dem Spannungsregler 3 V mehr anliegen. Diese sogenannte Dropout-Spannung benötigt der Spannungsregler um zu arbeiten. Über den Brückengleichrichter verliert man zusätzlich die Durchlass-Spannung von zwei Dioden, also ca. 1 V (es wurden Schottky-Dioden verwendet). Damit muss der Transformator an der Sekundärseite 24V+3V+1V=28V liefern. Das ist dann die Spitze-Spitze-Spannung. Die Ausgangsspannung von Transformatoren wird üblicherweise als Effektivwert angegeben. Die berechnete Spitze-Spitze-Spannung von 28V muss noch durch den Faktor 1,4142 (Wurzel aus 2) dividiert werden. Man erhält somit eine effektive Sekundärspannung von 28V/1,4142=19,8V. Es wird ein Transformator benötigt, der bei einer Netzspannung von 230V eine Ausgangsspannung von ca. 19,8V liefert. Leider ist das nicht die ganze Wahrheit. Die Netzspannung kann 230V+/-23V betragen. Also muss der Transformator bei der minimalen Netzspannung von 203V bereits 19,8V am Ausgang liefern. Somit wird ein 24V-Transformator gewählt. Dieser ist in der Lage, auch die minimale Spannung von 19,8V bei geringer Netzspannung zu liefern.

Wie sehen die Spannungsverhältnisse bei dem gewählten Transformator nun aus? Dieser wird eine Spitze-Spitze-Spannung von 24V x 1,4142 = 33,94V am Brückengleichrichter bereit stellen. Nach dem Brückengleichrichter werden es immer noch 32,94V sein (1V weniger wegen zwei leitender Schottky-Dioden). Der Spannungsregler wird eine Verlustleistung von Pv=(32,94V – 24V)x0,25A=2,24W umsetzen, die in Form von Wärme abgeben wird. Dazu wird der Regler, der in SMD ausgeführt ist und ein SOT-263 Gehäuse besitzt, die Wärme an das Kupfer der Leiterplatte abführen. Zur Messung, wie warm der Spannungsregler wird, wurden Messungen durchgeführt (siehe Bild 2). Als Last wurde ein einstellbarer Widerstand verwendet und für die Schaltung aus Bild 1 wurden drei Leiterplatten hergestellt, die sich in der Lagenzahl und Kupferdicke unterscheiden (siehe Tabelle 1). Anschließend wurden alle drei Schaltungen auf den unterschiedlichen Leiterplatten gemessen. Dazu wurde am Eingang des Spannungsregler 10V und der Ausgang mit 0,25A belastet. Damit ist sichergestellt, dass alle drei Messungen mit exakt der gleichen Verlustleistung von 2,5W durchgeführt wurden. Die Erwärmung des Spannungsregler und der Leiterplatte wurde mit einer IR-Kamera aufgenommen. Die Ergebnisse sind in den Bilder 3a bis 3c zu sehen: Bei der einseitigen Leiterplatte steht dem Spannungsregler weniger Kupferfläche zur Abführung der Wärme zu Verfügung und erwärmt sich auf ca. 88°C. Die Kupferfläche beträgt bei dieser Leiterplatte ca. 1.000mm2 (siehe Bild 3a). Bei der zweiseitigen Leiterplatte mit einer Kupferdicke von 35µm sind beide Lagen über 70 Vias miteinander verbunden. Dadurch werden Teile der Wärme auch auf die untere Lage geleitet und die zur Verfügung stehende Kupferfläche ist ca. doppelt so groß (ca. 2.160mm2). Es muss aber beachtet werden, dass durch die Vias die thermische Anbindung nicht optimal ist. Der Spannungsregler erwärmt sich auf knapp 74,5°C (siehe Bild 3b). Schließlich ist in Bild 3c die Messung für die zweiseitige Leiterplatte mit einer Kupferdicke von 70µm gezeigt. Hier kann sich aufgrund des stärkeren Kupfers die Wärme besser ausbreiten und der Spannungsregler erwärmt sich auf ca. 69,8°C.


Bild 2: Messaufbau. Ein Trennstelltrafo wurde verwendet, um die Netzspannung zwischen 203V und 253V einzustellen.

Tabelle 1: Messungen mit unterschiedlichen Kupferlagen und -dicken

Leiterplatte Kupferlagen Kupferdicke / µm
1 1 35
2 2 35
3 2 70

Die Leiterplatte 1 ist mit einem Fräsbohrplotter und Leiterplatte 2 und 3 sind bei Eurocircuits hergestellt worden.


Bild 3a: IR-Bild der einseitigen Leiterplatte mit 35µm Kupferdicke.


Bild 3b: IR-Bild der zweiseitigen Leiterplatte mit 35µm Kupferdicke.


Bild 3c: IR-Bild der zweiseitigen Leiterplatte mit 70µm Kupferdicke.

Fazit:
Zur Kühlung von SMD-Spannungsregler wird eine große Kupferfläche benötigt. Diese kann auch durch eine zweilagige Leiterplatte erfolgen, indem die zwei Kupferlagen mit vielen Vias durchkontaktiert werden, um die Wärme auf die untere Kupferlage zu bringen. Mit dieser Maßnahme konnte die Erwärmung des Spannungsreglers von 88°C auf 74,5°C gesenkt werden. Die Erhöhung der Kupferdicke von 35µm auf 70µm und damit des Querschnitts der Fläche brachte eine weitere Temperatursenkung auf 69,8°C.

Direktbelichtung + Spray Coating EC Aachen

/in /by

Eurocircuits – Standort Aachen investiert in Direktbelichtung

 

Eurocircuits investiert regelmäßig in seine Fertigungsstätten. Vergangenes Jahr erhielt die ungarische Produktion einen Ledia-Direktbelichter. Dieses Jahr standen und stehen in der deutschen Fertigung umfangreiche Investitionen an. Neben Ritzmaschine (LHMT), Schablonenlaser (LPKF), Einbrennofen (Beltron) und einem zweiten Bestückungsdrucker (Orbotech), lag der Fokus auf einer neuen Spray Coating Anlage (All4PCB) und einem MDI Direktbelichter (Schmoll).

Unser Ziel war es, durch die Investition in Spray Coating und Direktbelichtung, die Voraussetzungen für eine durchgängige Direktbelichtung in allen Fertigungsbereichen zu schaffen. Das heißt, dass bei allen Belichtungsvorgängen für Innen- und Außenlagen, als auch für den Lötstopplack die Direktbelichtung zum Einsatz kommen soll. Darüber hinaus sollten die europäischen Fertigungen auf diese Weise verfahrenstechnisch angeglichen werden.

Derzeit werden Direktbelichter wegen der längeren Belichtungszeiten im Vergleich zur herkömmlichen Belichtung mit Filmen, überwiegend für die Belichtung von Innen- und Außenlagen eingesetzt.

Obwohl ein Direktbelichter natürlich nicht zwingend zur Belichtung von Lötstopplack eingesetzt werden muss, ist dies aber zur Minimierung von Toleranzen ratsam. Zudem erhöht es die Wirtschaftlichkeit der Investition. Über lange Zeit lag der Fokus der Direktbelichtung auf dem Foto-Resist. Doch das Laminar wurde in den vergangenen Jahren an die geringere Energiedichte von LEDs und Dioden angepasst. In Verbindung mit energiereicheren LEDs verkürzt sich die Belichtungszeit des Lötstopplacks und diese Technologie rückt ins Blickfeld. Mittlerweile gibt es verstärkte Bemühungen bei der Entwicklung von Lötstopplacken, um die Direktbelichtungsdauer zu verkürzen. Doch auch die Anforderungen an den Auftrag des Lötstopplacks steigen. Ein gleichbleibendes Belichtungsergebnis erfordert eine zunehmend homogene und hochwertige Beschichtung des Lötstopplacks. Deswegen erfordert die durchgängige Nutzung des Direktbelichters auch für den Lötstopplack eine Investition in eine neue Beschichtungstechnologie. Dies haben wir über die Investition in eine neue Spray-Coating-Anlage erreicht, welche sämtliche Anforderungen in Bezug auf ein gleichbleibend hochwertiges und homogenes Beschichtungsergebnis erfüllt und damit die Voraussetzung für die Direktbelichtung schafft.

In Bezug auf die Belichtungstechnologien sind aktuell am Markt sehr unterschiedliche System vertreten. Bei der von uns eingesetzten MDI-Technologie wird das UV-Licht durch Mikrospiegelchips mit hoher Auflösung auf die Leiterplatte übertragen. Dabei werden vier verschiedene Wellenlängen generiert, um ein passendes Spektrum für Resist-und Lötstopplackanwendungen gewährleisten zu können.

Wie steht’s mit UL?

/in /by

Wie steht”s mit UL?

Was ist UL?

Das Underwriters Laboratory (UL) wurde vor ca. 120 Jahren als unabhängige Einrichtung zur Überprüfung der Sicherheit neuer Produkte und Technologien gegründet. Heute unterhält UL rund um die Welt ein Netzwerk von Einrichtungen, welche sich mit Produktsicherheit beschäftigen. UL testet Produkte, zertifiziert Hersteller und erstellt und aktualisiert übergreifende Sicherheitsstandards, die eine große Bandbreite industrieller und kommerzieller Sektoren umfassen. Mehr.

Für Leiterplatten ist der spezifische Standard UL 796, für Flammbarkeits-Tests UL 94, welcher sämtliche Plastik-Bestandteile untersucht. Diese spezifizieren eine Reihe von Performance-Tests, um die Langzeitverlässlichkeit und Brandsicherheit einer Leiterplatte zu testen. Wenn eine Leiterplatte mit diesem Standard hergestellt wird, erhält diese ein UL-Logo, das Hersteller-Logo und den Leiterplattentypen. So sehen wir auf dem Bild links das UL-Logo, dann Eurocircuits UL Handelsmarke und zuletzt ML für “Multilayer”.

UL auf der Leiterplatte

UL on the PCB

Wann wird die UL-Markierung verwendet?

Die UL-Markierung ist erforderlich sobald Sicherheit, insbesondere Flammbarkeit, ein kritisches Merkmal ist. Für die europäischen OEM-Hersteller ist es häufig für jegliche Leiterplatten erforderlich, die in Geräte verbaut werden, welche in die USA geliefert werden. UL kann sowohl vom Erstausrüster (OEM) oder vom Endkunden gefordert werden.

Was bedeutet UL Markierung?

  1. Das Basismaterial entspricht der in UL94 spezifizierten Flammbarkeitstufe. Für FR-4 ist die erforderliche Stufe UL94 V0. Das bedeutet das eine vertikale Probe, welche in eine Testflamme gehalten wird, nach dem herausziehen binnen 10 Sekunden erlischt und keine brennenden Partikel tropft.
    Alle FR-4 Materialien von Eurocircuits entsprechen der UL94 V0 Anforderung. Wir verwenden ISOLA und Nan Ya Material für UL-Leiterplatten.

    • Für Multilayer im STANDARD pool Service verwenden wir IS400 Mid Tg 150°C (dieser Tg ist höher als der von Standard FR-4 Material, um die vollständige Kompatibilität für bleifreies Löten zu gewährleisten).
    • Für alle Hoch-Tg Anforderungen (170° – 180°C) verwenden wir ISOLA PCL-FR4-370-HR.
    • Bei Ein- und Doppelseitigen Leiterplatten findet IS400 Tg 150°C oder Nan Ya NP-155F Tg 150°C Anwendung.
      => Mehr Informationen über deren Eigenschaften erhalten Sie bei den UL-Zertifikaten E41625 für ISOLA Material und E98983.
  2. Das Basismaterial entspricht den spezifizierten Stufen, um einer Entzündung durch elektrische Quellen zu widerstehen. Siehe E41625 und E98983 für diese Werte.
  3. Das Basismaterial entspricht den spezifizierten Werten für elektrischen Ausfall (Tracking) oder dem “Comparative Tracking Index” (CTI). Dies beschreibt die Spannungsdifferenz, bei welcher die Isolationseigenschaften des Basismaterials versagen und Sicherheits- und Leistungsprobleme verursachen. Das FR-4 MAterial von ISOLA und Nan Ya entsprechen diesen Anforderungen der Klasse 3 (175 – 249 V).
  4. Das Basismaterial entspricht den für die direkte Unterstützung spannungsführender Leiterplatten (DSR) spezifizierten Performance Profil Ebenen. Diese werden im UL StandardANSI/U/796A festgelegt.
  5. Die Leiterplatten entsprechen denen in unten stehender Tabelle aufgeführten Spezifikationen unter UL Markierung in STANDARD pool.

Eurocircuits UL Spezifikationen

Unser UL Zertifikat E142920 ist auf der UL Webseite erhältlich

Abkürzungen

  • Cond = conductor / Leiter
  • Edge: dies wird unten erklärt
  • Thk = thickness / Dicke
  • SS = Einseitige Kupferbeschichtung
  • DS = Zweiseitige Kupferbeschichtung, inkl. einseitigen und Multilayer
  • DSO = nur Doppelseitig
  • Max Area Diameter: wird unten erklärt
  • Entspricht der Anforderung UL796 DSR. Siehe 4 oben.
  • CTI = Comparative Tracking Index. Siehe 3 oben.

TIPPS.

  1. Die UL-Markierung wird von uns ohne Aufpreis vorgenommen.
  2. Fügen Sie Ihrer Bestellung eine UL-Markierung hinzu, indem Sie auf “erweiterte Optionen” am Ende des Preiskalkulator-Menüs klicken. Wählen Sie dort das Kästchen “UL-Markierung” aus. Der Kalkulator zeigt Ihnen an, ob Sie Optionen gewählt haben, die nicht mit UL kompatibel sind.
  3. Sobald die Daten hochgeladen wurden, können Sie den Markierungs-Editor verwenden, um die Lage des UL-Logos zu bestimmen.

Allgemein.

  1. Sämtliche Leiterplatten die UL benötigen werden in unserem Werk in Eger, Ungarn hergestellt.
  2. Wir bieten eine UL-Markierung nur in unserem STANDARD pool Service an.
  3. Wir besitzen drei aktive Leiterplattenklassen, jede mit Ihrer eigenen UL-Markierung:
    1. i. Multilayer: Bezeichnung ML; Markierung:
      UL ML
    2. ii. Ein- und doppelseitige Leiterplatten mit Minimum-Dicke 0.63 mm: Bezeichnung DV; Markierung:

      UL DV

    3. iii. Ein- und doppelseitige Leiterplatten mit Leiterplatten-Dicken zwischen 0,38mm – 0,62mm. Bezeichnung DS; Markierung:

      UL DS

Andere im Zertifikat aufgeführte Klassen werden nicht mehr verwendet.

UL-Markierung bei STANDARD pool Service

Eine UL-Markierung ist nur für Leiterplatten erhältlich, die konform mit folgend aufgeführten Parametern sind (die Nummer in Klammern weist auf weitere, folgende Informationen hin). Dazu zählen poolbare und nicht-poolbare Optionen.

UL Typ Bezeichnung

ML

DV

DS

Verwendbar für

Multilayer

Ein- und doppelseitig

Ein- und doppelseitig

Basismaterial

IS400

PCL-FR-370HR

IS400

NP-155F

PCL-FR-370HR

IS400

NP-155F

PCL-FR-370HR

UL 94 Flammklasse

V-0

V-0

V-0

Min. Dicke Lagenaufbau (mm) (1)

0,63

0,63

0,38

Min. Prepreg-Dicke (µm) (2)

126

–

–

Minimum Aussenlagen End-Cu-Dicke (µm) (3)

18

18

18

Max. Innenlagen End-Cu-Dicke (µm) (4)

70

–

–

Min. Leiterbahnbreite (mm) (5)

0,10

0,10

0,10

Min. Breite Randleiterbahn (mm) (6)

0,15

0,15

0,15

Max. Durchmesser End-Cu Fläche (mm) (7)

76,20

76,20

76,20

Löt-Oberflächen:

HAL bleifrei

chem. Nickel-Gold (ENIG) (8)

chem. Silber

Ja

Ja

Ja

Ja

Ja

Ja

Ja

NEIN

Ja

Hartgold Steckverbinder

Ja

Ja

Ja

DK am Leiterplattenrand

Ja

Ja

Ja

Kantenmetallisierung

Ja

Ja

Ja

Kupfer bis zum Leiterplattenrand (9)

NEIN

NEIN

NEIN

Karbondruck

Ja

Ja

Ja

Durchsteigerfüller (10)

Ja

Ja

NEIN

Wärmeleitpaste (11)

NEIN

NEIN

NEIN

Lötstopplack-Typen (12)

ELPEMER 2467

XV501T Screen XV501T-4 Screen

ELPEMER 2467

XV501T Screen XV501T-4 Screen

ELPEMER 2467

XV501T Screen XV501T-4 Screen

Durchsteigerfüller-Material

XV501T-4 Screen

XV501T-4 Screen

–

Lötabzugslack

Ja

Ja

Ja

Karbonpaste

SD 2841 HAL *IR

SD 2841 HAL *IR

SD 2841 HAL *IR

Lötgrenze

max. Temperatur (°C) (13)

265

265

265

Lötgrenze

max. Zeit (sek.) (13)

20

20

20

max. Betriebstemperatur (°C)

130

130

130

1. Min. Lagenaufbau-Dicke (mm)

Dies ist die Dicke der Leiterplatte gemessen über das Laminat, ohne Kupfer Innen/Aussen.

Die min. STANDARD pool Dicke für UL-Markierung ist:

UL-ML

UL-DV

UL-DS

UL min. Lagenaufbau-Dicke (mm)

0,63

0,63

0,38

Min. STANDARD pool Dicke (mm)

0.80

0.80

0.50

TIPP

Bei doppelseitigen Leiterplatten mit UL-Markierung muss die Löt-Oberfläche chem. Silber oder keine Löt-Oberfläche sein (bleifrei/verbleit HAL ist wegen der Anforderung an die min. Leiterplatten-Dicke von 0,8mm für HAL nicht möglich und chem. Nickel-Gold (ENIG) ist für diese Leiterplatten nicht verfügbar, weil wir bei Gold immer Durchsteigerfüller verwenden).

2. Minimale Prepreg Dicke (µm)

In einem Mulitlayer bezieht sich dies auf eins oder eine Kombination verschiedener Prepregs.

UL-ML

UL-DV

UL-DS

UL min. Prepreg-Dicke (µm)

126

–

–

Im STANDARD pool Service trifft dies auf die meisten der mehr als 700 definierten Lagenaufbaue zu. Das Kalkulator Smart Menü wird jegliche definierte Lagenaufbaue kennzeichnen, welche nicht UL-kompatibel sind.

3. Minimum Endkupfer Aussenlagen-Dicke (µm)

Spezifiziert die minimale Endkupfer Aussenlagen-Dicke für Aussenlagen.

UL-ML

UL-DV

UL-DS

UL min. Endkupfer Aussenlagen-Dicke (µm)

18

18

18

Bei doppelseitigen und Mulitlayern können sämtliche Kupferfolien-Dicken verwendet werden: 12µm (End +/-30µm), 18µm (End +/-35µm), 35µm (End +/-60µm), 70µm (End +/-95µm) und 105µm (End +/-130µm).

Bei einseitigen Leiterplatten entspricht das Startkupfer der Endkupferdicke. Daraus ergeben sich die folgenden Kupferfolien: 35µ (End +/-35µm), 70µm (End +/-70µm) und 105µm (End +/-105µm).

4. Maximale Innenlagen Enkupfer-Dicke (µm)

Spezifiziert die maximale Enkupferdicke für die Innenlagen.

UL-ML

UL-DV

UL-DS

UL max. Endkupfer Innenlagen-Dicke (µm)

70

–

–

Bei Innenlagen entspricht das Startkupfer der Endkupferdicke. Eine UL-Markierung ist nur für folgende Dicken verfügbar: 12µm, 18µm, 35µm und 70µm (nicht 105 µm)

5. Minimum Standard Leiterbahnbreite (mm)

Die minimale Breite jeglicher Leiterbahn auf jedweder Lage, welche weiter als 0,4mm vom Leiterplattenrand verläuft.

UL-ML

UL-DV

UL-DS

UL min. Standard Leiterbahnbreite (mm)

0,10

0,10

0,10

eC Leiterplatten-Klassifikation

Klasse 8

Klasse 8

Klasse 8

6. Minimale Rand-Leiterbahnbreite (mm)

Die minimale Breite jeglicher Leiterbahn auf jedweder Lage, welche weniger als 0,4mm vom Rand der Leiterplatte verläuft.

UL-ML

UL-DV

UL-DS

UL min. Randleiterbahnbreite (mm)

0,15

0,15

0,15

eC Leiterplatten-Klassifikation

Klasse 6

Klasse 6

Klasse 6

Diese UL-Anforderung soll Schaden an feinen Leiterbahnen nahe dem Rand der Leiterplatte verhindern.

TIPPS.

  1. Eurocircuits Standard Spezifikationen treffen zu. Falls eine Leiterplatte gefräst wird, kann kein Kupfer auf der Aussenlage innerhalb von 0,25mm oder 0,4mm bei der Innenlage vom Leiterplattenrand entfernt sein. Beim Ritzen muss der Abstand mindesten 0,45mm auf allen Lagen betragen.
  2. Kupfer bis zum Leiterplattenrand ist nach UL nicht zulässig – s.u. (9).

7. Maximum Durchmesser End-Cu Fläche (mm)

Dies spezifiziert die maximale, durchgängige Kupferfläche auf jeglicher Lage einer Leiterplatte, gemessen über den Durchmesser des größtmöglichen Kreises, der innerhalb der Kupferfläche gezogen werden kann.

UL-ML

UL-DV

UL-DS

UL max. Durchmesser End-Cu Fläche (mm)

76,20

76,20

76,20

Eine “durchgängige, unverletzte Kupferfläche” ist als “voll” oder “durchgängige” Kupferläche definiert, die keine DK oder NDK-Bohrungen beinhaltet. Diese Regel wurde von UL eingeführt, um den thermalen Unterschied zwischen einer großen, durchgängigen Kupferfläche und dem Laminat zu verringern.

Somit wird der Durchmesser wie folgt gemessen:

UL maximale Kupferfläche

UL maximum copper area

TIPP

In den meisten Fällen enthalten Kupferflächen Freistellungen für Bohrungen und sind deswegen nicht durchgängig. Andernfalls könnten Sie eine Schraffur in Betracht ziehen, falls UL bei sehr großen, durchgängigen Kupferflächen erforderlich ist.

8. Löt-Oberfläche – chem. Nickel-Gold (ENIG)

Um die optimale Qualität bei chem. Nickel-Gold Leiterplatten mit geschlossen Durchsteigern zu gewährleisten nutzen wir Durchsteigerfüller. Da wir kein UL für Durchsteiger auf Leiterplatten anbieten, die kleiner als 0,63mm Dick sind, können wir kein UL für den Typ DS (kleiner als 0,63mm) anbieten.

9. Kupfer bis zum Leiterplattenrand

Dies ist nach den UL-Regeln nicht erlaubt (Risiko von exponiertem oder gerissenem Kupfer).

10. Durchsteigerfüller

Wir bieten keine UL-Markierung für Durchsteigerfüller auf Leiterplatten kleiner als 0,63mm Dicke an.

11. Wärmeleitpaste

Wir bieten keine UL-Markierung für Wärmeleitpaste an.

12. Lötstopplack-Typen

Alle von uns angebotenen Farben werden abgedeckt.

13. Lötgrenzen – Temperatur und Zeit

Dies sind die Werte, die wir für unsere Qualitätskontrollen verwenden.

Falls Sie Fragen haben, können Sie uns über eMail unter euro@eurocircuits.com oder über den Online Chat erreichen.

So stellen wir die Qualität Ihrer Leiterplatte sicher. – Teil 2

/in /by

So stellen wir die Qualität Ihrer Leiterplatte sicher. – Teil 2

Qualitätssicherung – Teil 2: Nach der Produktion

Endkontrolle

1. Überprüfung der Anzahl erhaltener Leiterplatten.

Wenn die geforderte Anzahl an Leiterplatten während der Produktion unterschritten wird, bestellen wir die Fehlzahl umgehend nach. Diese werden beschleunigt durch die Produktion gebracht, um das ursprüngliche Lieferdatum einzuhalten. Die interne Nachbestellung erhält die Erweiterung -E1. Im Menü “laufende Bestellungen” können Sie daran nachvollziehen, ob es für Ihren Auftrag eine interne Nachbestellung gab. Sollten Leiterplatten die Prüfung in der Endkontrolle nicht bestehen, werden diese umgehend nachbestellt und üblicherweise binnen 2 Arbeitstagen gefertigt.

2. Kontrolle der Leiterplatten-Abmessungen mit der Zeichnung.

Stichprobe.

Für jede Stichprobe wird die Stichprobengröße durch unsere QS-Abteilung festgelegt. Die Anzahl basiert auf der Auftragsgröße und mehr als 30 Jahren Leiterplattenerfahrung.

Wir verwenden Eurocircuits’ Standard Toleranzen, sofern keine anderen Toleranzen vom Kunden angefragt wurden. Beachten Sie in unserer Leiterplatten-Toleranzen.

3. Kontrolle der Leiterplattendicke

Stichprobe.

thereDie Toleranz basiert auf den Angaben des Laminat-Herstellers und beträgt ± 10%. Bei Vorhandensein eines Goldsteckers, wird die Messung an diesem vorgenommen.

Messung der Leiterplatten-Dicke

board thickness measurement

4. Prüfung des Endloch-Durchmessers.

Stichprobe.

Wir messen den Endlochdurchmesser mittels Mess-Mikroskop oder konischer Mess-Spitze mit Skala zum ablesen. Die Lochtoleranzen sind abhängig von Typ und Größe des Loches – sehen Sie dazu unseren Blog “Leiterplatten-Toleranzen”.

Endlochdurchmesser-Messung

hole diameter measurement

5. Kontrolle der Bohrposition

Stichprobe.

Wir prüfen die Position der Löcher im Verhältnis zum Leiterplatten-Rand und zueinander mittels Mess-Mikroskop.

100% visuelle Prüfung.

Wir stellen bei sämtlichen Leiterplatten sicher, dass keine Bohrausbrüche auf Aussen- oder Innenlagen vorhanden sind.

6. Verwindung und Wölbung.

Prüfung nach bedarf.

Sollten Leiterplatten nicht flach sein, messen wir die Verwindung und Wölbung. Mehr Informationen und Tipps zur Vermeidung von Verwindung und Wölbung erhalten Sie in unserem speziellen Blog: http://www.eurocircuits.com/blog/bow-and-twist-in-printed-circuits und eC-Glossary.

7. Kosmetischer Eindruck.

Stichprobe Klebestreifen-Test.

Wir verwenden den Klebestreifen-Test, um die Haftung von Beschriftungsdruck, Lötstoppmaske, Löt-Oberfläche und Kupfer zu prüfen. Dazu wird ein druckempfindlicher Klebestreifen auf die Testfläche gedrückt und abrupt abgerissen. Dabei sollten keinerlei Rückstände von Kupfer, Löt-Oberfläche, Lötstopplack oder Bestückungsdruck auf dem Klebestreifen anhaften.

100% visuelle Kontrolle

Die Leiterplatte muss sauber, unbeschädigt und ohne Kratzer, Fingerabdrücke, Staub etc. sein. Alle Design-Merkmale müssen vorhanden sein (Löcher, Pads, Leiterbahnen, Schlitze und Ausfräsungen, Fräsungen des Kundennutzens, etc.)

schmutzige, nicht akzeptable Leiterplatte

dirty, not acceptable PCB

8. Basismaterial.

100% visuelle Prüfung

Das Basismaterial muss entsprechend der Spezifikation und ohne Defekte sein (Delamination, Fleckenbildung (measling), Einschlüsse etc.). Mehr.

9. Leiterbild.

100% visuelle Prüfung.

Alle Leiterbahnen, Pads, Kupferflächen müssen vorhanden und entsprechend der IPC Spezifikationen die korrekte Größe besitzen. Sie dürfen nicht Über- oder Unterätzt sein. Zur Sicherstellung der korrekten End-Leiterbahnbreite verwenden wir eine Ätzkompensation. D.h. die durch das Ätzen reduzierte Breite der Leiterbahnen wird zuvor beim Fotowerkzeug (Film) verbreitert. Siehe dazu den Blog http://www.eurocircuits.com/blog/eurocircuits-data-preparation-make-production-panels). Etwaige Einschnürungen (Mousebites), Löcher im Kupfer (Pinholes) oder Kratzer müssen ebenso innerhalb der IPC Spezifikation liegen. Mehr.

Die Isolationsabstände Leiterbahn zu Leiterbahn (TT), Leiterbahn zum Pad (TP) und Pad zu Pad (PP) müssen konform den IPC Spezifikationen sein. Es dürfen keine Kurzschlüsse zwischen Kupfer-Merkmalen, sowie Unterbrechungen bestehen (diese werden während des elektrischen Tests entdeckt). Die Innenlagen müssen korrekt ausgerichtet zu den Aussenlagen sein. Es darf kein Kupfer aus der Innenlage am Leiterplattenrand freiliegen (gewöhnlich werden Kupferflächen beschnitten, um eine entsprechende Freistellung zu gewährleisten).

10. Kupfer-Oberfläche.

Stichprobe

  1. Grundsätzlich wird die Kupferschichtdicke direkt nach der Galvanik gemessen, dennoch wird eine weitere Stichprobe bei der Endkontrolle genommen.
  2. Der Klebestreifen-Test (s. 7.) dient auch der Beurteilung der Haftung der elektrolytisch aufgebrachten Kupferschicht.

100% visuelle Kontrolle.

Die Kupferoberfläche unter dem Lötstopplack muss unbeschädigt sein und darf keinen Lochfraß (Pitting), Oxidation, Fleckenbildung aufweisen oder verbrannt sein.

Oxidation

oxidation

11. Durchkontaktierte Bohrungen (DK).

Stichprobe

Wir messen die Kupferschichtdicke mittels spezieller Mess-Instrumente. Es werden unterschiedliche Testspitzen für die Messung der Kupferschichtdicke auf der Oberfläche und in den Bohrungen der Leiterplatte verwendet. Das Kupfer an den Lochwandungen muss minimal 20µm dick sein. Die Hauptuntersuchung wird unmittelbar nach dem galvanischen Schichtaufbau vollzogen (s. Teil 1). In der Endkontrolle wird eine weitere Stichprobe gemessen.

100% visuelle Kontrolle

Durchkontaktierungen müssen durchgebohrt sein und frei von Verunreinigungen oder Hindernissen (Glasfasern vom Laminat, aufgefangener Schmutz, etc.). In den DK-Löchern darf es keine Defekte geben wie Fehlstellen, Brüche, Abhebungen der Kupferschicht von der Lochwand etc.). Eine komplette Unterbrechung der Kupferschicht wäre während des elektrischen Tests erkannt worden und die Leiterplatte würde entwertet. Mehr.

12. Nicht durchkontaktierte Bohrungen (NDK).

100% visuelle Prüfung.

NDKs müssen sauber und frei von Verunreinigungen oder Hindernissen sein (Glasfasern, Kupferablagerung etc.).

13. Durchsteigerfüller.

100% visuelle Kontrolle.

Die Löcher müssen mit Durchsteigerfüller komplett geschlossen sein, obwohl der Lötstopplack das Loch nicht vollständig füllen muss.

14. Lötstopplack.

Stichprobe.

Es dürfen sich keine Lötstopplack-Rückstände oder Lötstopplack auf den Pads befinden und die Lage der Freistellung muss korrekt sein. siehe eC-Glossary. Schlechte Haftung oder Aushärtung des Lötstopplacks wird durch den Klebestreifen-Test (s. 7.) erkannt.

100% visuelle Prüfung.

Der Lötstopplack muss die korrekte Farbe haben und frei von Verschmutzung und Beschädigung sein (kleinere Reparaturen sind erlaubt).

15. Bestückungsdruck.

Stichprobe.

Schlechte Haftung oder Aushärtung des Bestückungsdrucks wird durch den Klebestreifen-Test (s. 7.) erkannt.

100% visuelle Kontrolle.

Die Farbe muss korrekt und der Text ohne Verschmierung lesbar sein. Die Markierung sollte vom Lötstopplack um 0,1mm freigestellt sein. Die Lage des Bestückungsdruckes muss korrekt sein. Mehr.

16. Abziehlack.

100% visuelle Kontrolle.

Der Abziehlack muss ein kontinuierliche Schicht von 0.25 Dicke haben und frei von Verschmutzung oder Beschädigung sein, ohne erkennbare Trennung von der Leiterplatten-Oberfläche. Es dürfen keine Rückstände an anderer Stelle der Leiterplatte zurückbleiben.

17. Markierungen.

100% visuelle Kontrolle.

Eurocircuits Bestellnummer, UL-Markierung und jegliche andere durch den Kunden in der Bestellung geforderte spezielle Markierung müssen sich an der vorgesehenen Stelle und Lage befinden (typischerweise die Bestückungsdrucklage).

18. Löt-Oberflächen.

Stichprobe bei allen Löt-Oberflächen.

Schlechte Haftung der Löt-Oberfläche wird durch den Klebestreifen-Test (s. 7.) erkannt.

18.1. bleifreie Heissluftverzinnung.

100% visuelle Kontrolle.

Die Oberfläche muss plan, gleichmäßig und ohne Fehlstellen auf der Leiterplatte verteilt sein. Die Bauteillöcher dürfen nicht verengt oder blockiert sein. Einige DK-Bohrungen dürfen zugesetzt sein, sofern diese nicht mit Lötstopplack abgedeckt sind.

18.2. chemisch Nickel-Gold.

Stichproben.

  • Messung der Dicke
  • Lötbarkeits-Test
  • Klebestreifen-Test

100% visuelle Kontrolle.

Die Oberfläche muss sämtliches freiliegendes Kupfer abdecken und eine einheitliche Färbung aufweisen. Es darf keine Entfärbung, auch nicht in Löchern, auftreten.

Beschichtung nicht homogen

plating not homogenous

18.3. chemisch Silber.

Stichprobe.

  • Messung der Dicke
  • Klebestreifen-Test

100% visuelle Kontrolle.

Die Oberfläche darf nicht angelaufen oder schwarz sein. Die fertigen Leiterplatten werden in “Silberschutz-Papier” eingewickelt, um jegliche Oxidation zu vermeiden.

19. thermischer Stress-Test

Stichproben.

Eine Probe von jedem Multilayer-Auftrag wird für eine definierte Zeit in geschmolzenes Zinn getaucht. Anschliessend wird geprüft, ob Delamination, Blasenbildung oder eine Abhebung des Lötstopplacks stattgefunden hat etc.

20. Lötbarkeits-Test.

Stichprobe.

Eine Probe wird für kurze Zeit in geschmolzenes Lot getaucht. Anschliessend muss die Oberfläche komplett und entnetzungsfrei mit Zinn bedeckt sein.

Kalibrierung.

Jegliches Mess-Equipment wird regelmäßig nach nationalen Standards kalibriert.

So stellen wir die Qualität Ihrer Leiterplatte sicher. – Teil 1

So stellen wir die Qualität Ihrer Leiterplatte sicher. – Teil 1

/in /by

So stellen wir die Qualität Ihrer Leiterplatte sicher. – Teil 1

Qualitätssicherung – Teil 1: Im Produktionsverlauf

Einleitung

Qualität kann nicht in Ihre Leiterplatte geprüft werden. Es ist Teil Ihrer Leiterplatte von dem Moment an, wo Sie den Kalkulator aufrufen. Unsere Smart Menüs geleiten Sie zur optimalen Produzierbarkeit. Anschliessend überprüft der PCB Visualizer® die Produzierbarkeit Ihres speziellen Datensatzes. Wir schaffen die Qualität durch Aufbereitung der geeigneten Werkzeuge, Nutzung des geeigneten Equipments, Verwendung des geeigneten Materials, Entwickeln und Implementieren der geeigneten Verarbeitung und Einstellung sowie Schulung geeigneter Bediener. Sie erfahren mehr darüber in unserem Video: “Herstellung einer Leiterplatte”. Die Schulung der Bediener ist äußerst wichtig. Jeder Bediener hat die Pflicht, die Leiterplatten im Verlauf seines Arbeitsschrittes zu überprüfen. Wir stellen sicher, dass dieser die entsprechende Schulung und Expertise erhält.

Natürlich beinhalten unsere Herstellungsprozesse auch spezifische Prüfungen und Test-Schritte. Diese dienen der Sicherstellung, dass unsere Prozesse richtig laufen. Mit diesen Schritten stellen wir zusätzlich sicher, dass Sie Ihre Leiterplatte dem gewünschten Design entspricht und sich während des Lebenszyklus korrekt verhält. Diese Schritte werden unten beschrieben.

Standards

Wir prüfen sämtliche Leiterplatten nach IPC-A-600 Klasse 2. Dieser Standard wird für die meisten Leiterplatten verwendet und am häufigsten von unseren Kunden spezifiziert. Die IPC, oder auch “Institute for Printed Circuit Boards”, ist eine weltweite Handelsvereinigung, welche sämtliche Facetten dieser Industrie, einschliesslich Entwicklung, Leiterplatten-Herstellung und Bestückung, repräsentiert. Der IPC-A-600 Standard beschreibt die bevorzugten, akzeptierten und nicht-konformen Zustände, die auf der Leiterplatte entweder extern oder intern beobachtet werden können. Dazu teilt es die Leiterplatte in 3 Produkt-Klassen. Klasse 2 beinhaltet “Produkte, die eine dauerhafte Leistungsfähigkeit und erweiterte Lebensdauer erfordern und für die ein ununterbrochener Betrieb wünschenswert aber nicht kritisch ist.” Klasse 3 (ununterbrochener Betrieb ist kritisch) wird für die Luftfahrt, Verteidigung und medizinische Anwendungen verwendet. Mehr Informationen unter www.ipc.org.

Kunden, insbesondere solche die den US Markt beliefern, fordern u.U. ebenso eine UL Markierung. In diesem Fall inspizieren wir nach UL796. Das “Underwriters’ Laboratory” (UL) ist “eine globale, unabhängige Forschungs-Gesellschaft für Sicherheit, die sich der Verbreitung sicherer Lebens- und Arbeitsumgebungen verschrieben hat. UL hilft Sicherheits-Überwachern, Produkten und Orten in wichtiger Weise, vereinfacht den Handel und bietet ein ruhiges Gewissen.” Für die Leiterplatten ist das wichtigste von der UL Markierung hervorgehobene Kriterium die Flammbarkeit. Unser gesamtes FR4-Material entspricht dem UL 94V0 Plastik-Flammbarkeits-Test. Mehr Informationen über UL unter www.ul.com.

Prüfschritte im Produktionsverlauf.

Datenaufbereitung

Zuerst stellen wir sicher, dass die für die Produktion der Leiterplatte verwendeten Daten korrekt sind. Mehr Informationen darüber, wie wir das machen finden Sie in unseren Blogs zu “Eurocircuits Datenaufbereitung”

Produktionstests

Während der Produktion führen wir 3 Arten Tests durch, visuell, nicht zerstörende Messungen und zerstörende Messungen. Mit zerstörenden Messungen überwachen wir unsere Produktionsprozesse. Sie werden an gewöhnlichen Leiterplatten oder auf Test-Coupons durchgeführt, welche wir auf jeden Produktionsnutzen setzen. Mit über 30 Jahren Produktionserfahrung, haben wir unser Test-Coupons auf den Produktionsnutzen entwickelt, welche einfache, nicht destruktive Test für komplexe Parameter bieten.

In unserem Video “Herstellung einer Leiterplatte” können Sie sich jeden Herstellungsschritt anschauen. Der unten stehende Ablauf basiert auf einem Multilayer. Ein- und doppelseitige Leiterplatten benötigen nicht alle dieser Schritte, werden aber auf die gleiche Weise getestet.

PCB Passport

Die Ergebnisse der Prüfung werden für jeden Job im sog. “PCB Passport” zusammengefasst. Dieser enthält Informationen zu eingesetzten Materialien, Messungen und bestandenen Tests. Sie können den “PCB Passport” über das blaue Icon mit dem symbolisierten Pass aufrufen, welchen Sie zu jedem Auftrag unter laufende Aufträge finden, sobald dieser die Endkontrolle durchlaufen hat, oder anschliessend unter “Wiederholauftrag / Historie”.

Rückverfolgbarkeit

Wir haben eine komplette Rückverfolbarkeit zu Ihrem Job, wie etwa das verwendete Basismaterial-Los, sofern Sie weitere Informationen benötigen. Kontaktieren Sie hierfür euro@eurocircuits.com oder Ihren lokalen Vertrieb.

Schritt 1. Basismaterial.

Das Basismaterial wird über eine in den Produktionsnutzen gebohrten Matrix-Code identifiziert und mit den Bestelldaten abgeglichen. Die Daten des Basismaterials, wie Typ, Hersteller, Laminat- sowie Kupferstärke) werden in die Auftragshistorie aufgenommen und erscheinen im “PCB passport”.

Matrix wird in den Produktionsnutzen gebohrt.

Data matrix code drilled into the production panel

2. Innenlagen belichten und ätzen.

Visuelle Prüfung.

Dieser Schritt beinhaltet 3 visuelle Prüfungen:

  1. Nach der Belichtung, um sicher zu stellen das nicht erwünschter Ätzresist sauber entfernt/gestrippt wurde.
  2. Nach dem Ätzen, um sicher zu stellen das sämtliches unerwünschtes Kupfer sauber weggeätzt wurde.
  3. Am Ende des Prozesses, um sicher zu stellen das der Ätzresist vollständig entfernt wurde.

Stichprobe.

Jeder Produktionsnutzen besitzt einen speziell entwickelten Test-Coupon, welcher anzeigt, ob der Nutzen korrekt geätzt wurde und die Leiterbahnbreiten und Isolationsabstände stimmen. Der verwendete Ätzresist-Typ und die Werte für Leiterbahnbreiten, Isolationsabstände und Restringe werden für den “PCB passport” gespeichert.

3. Überprüfung des Kupferbildes der Innenlagen.

Wir verwenden eine automatische optische Insepktion (AOI), um das Innenlagen-Kupferbild mit den digitalen Bilddaten des Auftrags zu vergleichen. Dieses Gerät überprüft, ob die Leiterbahnbreiten und -abstände den Vorgabewerten entsprechen und das es keine Kurzschlüsse sowie Unterbrechungen gibt, die zum Ausfall des Endproduktes führen könnten.

Die erfolgreiche Prüfung wird mit “Pass” im PCB passport vermerkt.

AOI-Prüfung

4. Multilayer-Pressen.

Material.

Mit Hilfe der Daten-Matrix wird das verwendete Material automatisch mit den Bestell-Details abgeglichen. Die Material-Daten (Typ, Prepreg und Kupferfolie) wird in die Auftragshistorie eingetragen und erscheint im finalen PCB passport.

Dicke nach dem Verpressen.

Diese wird bei jedem Produktionsnutzen gemessen und in den PCB passport eingetragen.

5. Bohren.

Die Bohrmaschinen überprüfen den Bohrdurchmesser automatisch, um die richtige Lochgröße sicher zu stellen. Ein spezieller Test-Coupon auf dem Multilayer bestätigt die richtige Position der Bohrungen zu den (bereits mit Leiterbild) Innenlagen.

Der kleinste Enddurchmesser wird in den PCB passport eingetragen.

6. Durchkontaktierung

Wir auf den Lochwandungen eine Karbon-Schicht ab, um diese für den Galvanisierungs-Prozess vorzubereiten. Der Prozess wird in den PCB passport eingetragen.

7. Laminieren des Galvano-Resists.

Visuelle Prüfungen.

Nach dem Belichten und Entwickeln des Resists, um sicher zu stellen das nicht belichteter Resist sauber entfernt wurde.

Der Resist-Typ wird im PCB passport eingetragen.

Produktions-Nutzen mit Galvano-Resist

Production panel with plating resist

8. Galvanische Kupfer- und Zinn-Abscheidung.

Nicht-destruktive Stichprobe.

Der Bediener misst die Kupferstärke in mindestens 5 Löchern von einem Nutzen auf dem Gestell. Das Ergebnis wird in den PCB passport eingetragen.

Messung der Kupferstärke in den Löchern

Measure copper thickness in holes

9. Ätzen der Aussenlagen.

Visuelle Prüfung.

Nach dem Ätzen, um sicher zu stellen das sämtliches unerwünschtes Kupfer weggeätzt wurde.

Stichproben Prüfung.

Jeder Produktions-Nutzen besitzt einen speziell entwickelten Test-Coupon, welcher Aufschluss darüber gibt, ob der Nutzen korrekt geätzt wurde und das die Leiterbahnbreiten und -isolationsabstände stimmen. In den “PCB passport” wird der Ätzresist-Typ, sowie die Werte für Leiterbahnbreite, Isolationsabstände und Restringbreite eingetragen.

Produktionsnutzen nach dem Ätzen

Production panel after etching

10. Lötstoppmaske.

Während der Verarbeitung.

Visuelle Prüfung:

  1. Jeder Nutzen wird auf eine gleichmäßige Abdeckung mit Lack geprüft
  2. Ausrichtung des Belichtungsfilms zum Produktionsnutzen

Stichproben:

Der Bediener nutzt ein Projektions-Mikroskop, um bei jedem Nutzen die korrekte Ausrichtung zu prüfen und das die Pads frei von Lackresten sind.

Prüfung des Lötstoppmasken-Versatzes

soldermask registration check

Die Haftung der Lötstoppmaske auf der Leiterplatten-Oberfläche wird nach dem Beschriftungsdruck mittels Klebestreifen getestet.

Der verwendete Lötstopplack-Typ wird in den “PCB passport” eingetragen.

11. Löt-Oberfläche.

Stichproben-Prüfung aller Löt-Oberflächen:

  1. Die Dicke wird mittels Röntgen analysiert.
  2. Die Haftung der Löt-Oberfläche wird nach dem Beschriftungsdruck mittels Klebestreifen getestet.

100% visuelle Kontrolle.

1. bleifreie Heissluftverzinnung.

Die Oberfläche muss auf der Leiterplatte plan und gleichmäßig sein und darf keine Entnetzung aufweisen. Bauteillöcher dürfen nicht verengt oder verschlossen sein. Einige, nicht durch Lötstopplack verschlossene, Durchkontaktierungen können verschlossen sein.

2. chemisch Nickel-Gold.

Die Oberfläche muss sämtliches freiliegendes Kupfer abdecken und die gleiche Farbe über die gesamte Leiterplatte aufweisen. Auch in den Löchern darf keine Farbveränderung/Entfärbung auftreten.

3. chemisch Silber.

Die Oberfläche darf nicht angelaufen sein oder dunkle Stellen aufweisen.

Die aufgebrachte Löt-Oberfläche wird in den “PCB passport” eingetragen, auch bei Bestellung von “bleifrei unspezifiziert”.

Bei Gold- und Silber-Oberfläche wird auch die gemessene Schichtdicke eingetragen.

12. Bestückungsdruck.

Stichproben-Prüfung nach dem Einbrennen:

Der Bediener prüft mittels Klebestreifen-Test die Haftung der Löt-Oberfläche, Lötstoppmaske und des Bestückungsdrucks auf der Leiterplatte. Dazu wird ein druckempfindlicher Klebestreifen auf die Testfläche gedrückt und abrupt abgerissen. Dabei sollten keinerlei Rückstände von Kupfer, Löt-Oberfläche, Lötstopplack oder Bestückungsdruck auf dem Klebestreifen anhaften.

Visuelle Überprüfung.

Der Bediener prüft den Bestückungsdruck auf jedem Nutzen auf Sauberkeit, Lesbarkeit ohne Verlaufen und Verschmieren.

13. Elektrischer Test.

Mit Ausnahme einseitiger Leiterplatten, bei denen der elektrische Test eine Option ist, werden sämtliche Leiterplatten elektrisch getestet.

  • Kurzschlüsse und Unterbrechungen.

Wir erstellen eine Netzliste aus den Gerber- und Bohrdaten. Diese wird als Referenz-Netzliste für alle Netze verwendet, die auf Kurzschlüsse und Unterbrechungen getestet werden. Ein erfolgreicher Test wird im “PCB passport” vermerkt. Sollte Ihr CAD-System zusätzlich eine Netzliste nach IPC-D-356A ausgeben, können Sie diese als zusätzliche Vorsichtsmaßnahme Ihrem Datensatz beifügen. Wir verwenden diese dann, um Ihre Netzliste gegen die von uns aus Ihren Daten generierte zu prüfen.

  • Inner layer registration.

Ein spezieller Test-Coupon erlaubt uns die Bestätigung einer korrekten Innenlagen-Registrierung.

14. Kontur und Fräsen.

Wir prüfen die Größe und Position der Kontur-Fräsung und interner Ausfräsungen mittels spezieller Test-Coupons.

Fertiger Produktionsnutzen

production panel completed

15. Endkontrolle.

So stellen wir die Qualität Ihrer Leiterplatte sicher. – Teil 2

RoHS und bleifrei Konformität

/in /by

RoHS und bleifrei Konformität

Was ist RoHS?

RoHS-Vorschriften sollen die Verwendung von Substanzen beschränken oder eliminieren, die für Mensch und Umwelt gefährlich sind. Falsch entsorgter Elektronikschrott bürgt Umwelt- und Gesundheitsrisiken. Die RoHS-Vorschrift dient dazu den Anteil des adäquat behandelten Elektronikschrotts zu erhöhen und die Menge dessen was weggeworfen wird zu verringern.

RoHS (Restriction of Use of Hazardous Substances) Vorschriften begrenzen bestimmte Substanzen – Blei, Cadmium, polybromiertes Bipheny (PBB), Quecksilber, Chrom VI und polybromierter Diphenyl Ether (PBDE) Flammhemmer – in elektrischem und elektronischem Zubehör.

Beeinflusst RoHS die Qualität von Leiterplatten?

RoHS ist kein Qualitäts-Standard und die einfache Tatsache das die Leiterplatten RoHS-konform sind erhöht nicht die Qualität der Leiterplatte. RoHS, oder bekannter “bleifrei”, hat eine ernstzunehmende Auswirkung auf die Leiterplatten-Herstellung und die Lötbarkeit. Der Umstand das die Leiterplatten bei höheren Temperaturen gelötet werden, erfordert Anpassungen in der Herstellungs-Prozess. Neue FR-4 Materialien sind in der Lage den höheren Temperaturen zu widerstehen, ohne die Lebensdauer des Endproduktes zu verkürzen. Mehr Informationen finden Sie in unserem Artikel zum bleifreien Löten

RoHS und RoHS2-Vorschriften

Das Europäische Parlament und der Rat der Europäischen Union schufen ein Programm welches Verbot und Gebrauch von gefährdenden Substanzen innerhalb der EU standardisiert und damit zum Schutz menschlicher Gesundheit und Umwelt beiträgt. Das Europäische Parlament hat die Direktiven 2002/95/EC am 27. Januar 2003 und das Parlament sowie der Rat die Direktive 2011/65/EU (Umgestaltung) am 8. Juni 2011 über das Verbot bestimmter gefährdender Substanzen in elektrischem und elektronischem Zubehör veröffentlicht. Auf diese Direktiven wird im allgemeinen unter RoHS und RoHS2 Bezug genommen.

Was ist RoHS Konformität? – RoHS Erklärung

RoHS-Konformität bedeutet das Handeln in voller Übereinstimmung mit den RoHS Bestimmungen.

ERKLÄRUNG

Entsprechend der RoHS-Vorschrift 2011/65/EC erklären wir hiermit das die von EUROCIRCUITS produzierten Leiterplatten die Grenzwerte für die Mengen folgender Materialien einhalten. Die Einordnung erfolgt anhand der Hersteller-Klassifizierung. Diese Erklärung gilt für alle Leiterplatten die bei Eurocircuits Kft – Eger, Ungarn, Eurocircuits Aachen GmbH – Baesweiler und Eurocircuits India Ltd – Gandhinagar produziert werden.

  • Blei (Pb) (Mengenbegrenzung)
  • Quecksilber (Hg)
  • Cadmium (Cd)
  • Chrom VI
  • PBB
  • PBDE
Für Eurocircuits,

Lengyel Norbert

Leiter Qualitätssicherung

Sacklöcher und vergrabene Bohrungen

/in /by

Sacklöcher und vergrabene Bohrungen

Sacklöcher und vergrabene Bohrungen

Sacklöcher und vergrabene Bohrungen werden verwendet um Verbindungen zwischen den Lagen einer Leiterplatte herzustellen wenn es an Platz mangelt. Ein Sackloch verbindet eine Aussenlage mit einer oder mehreren Innenlagen, geht aber nicht durch die ganze Leiterplatte. Eine vergrabene Bohrung verbindet zwei oder mehrere Innenlagen, aber geht nicht durch bis zu einer Aussenlage.

ABER:

  1. Nicht alle Kombinationen sind möglich. Mit diesem Thema befasst sich dieser Blog.
  2. Sacklöcher und vergrabene Bohrungen erhöhen die Kosten einer Leiterplatte erheblich. Sie sollten nur verwendet werden, wenn dies unbedingt nötig ist. Um Entwicklern enger Leiterplatten zu helfen, bieten wir Durchkontaktierungen von minimal 0,10mm im Pooling und auf Anfrage kleiner als 0,10mm im „non pool“-Service an. Diese benötigen minimale Pad-Größen für die Aussenlagen von 0,40mm und für die Innenlagen von 0,45mm unabhängig vom Service.

Verwenden Sie den Lagenaufbau-Assistenten des Smart Menüs zur Überprüfung welche Optionen für Sacklöcher und vergrabene Bohrungen bei Ihrem Design produzierbar sind und sich bezahlt machen. Wählen Sie aus über 700 definierten Multilayer Aufbauen, auf die Sie über Lagenanzahl, LP-Dicke, Aufbau und Kupferstärke zugreifen können. Fügen Sie dann Ihre Anforderungen für die Sacklöcher/vergrabenen Bohrungen hinzu. Mit einem definierten Lagenaufbau erhalten Sie ein schnelleres Angebot (Preis wird sofort angezeigt), die Produktion der Leiterplatten ist einfacher und damit der Preis niedriger.

Der Aufbau eines Multilayers.

Jeder Multilayer besteht aus sog. Cores, Pre-pregs und Kupferfolien.

Einen Core (Kern) kann man sich als doppelseitige Leiterplatte vorstellen. Es ist ein starres Basismaterial, welches auf jeder Seite mit Kupfer kaschiert ist. Wenn Sie sich die definierten Lagenaufbaue für einen 4-Lagen Multilayer ansehen, stellen Sie fest, dass der Standardaufbau ein Core in der Mitte hat, welches die leitende Kupferbahn/-Flächen für die Lagen 2 (= Innenlage 1) & 3 (= Innenlage 2) enthält.

Lagenaufbau-Assisten Standard 4-Lagen Multilayer

Lagenaufbau-Assisten Standard 4-Lagen Multilayer

Auf jeder Seite befindet sich eine oder mehr Lagen Pre-Pregs und jeweils Aussen eine Lage Kupferfolie. Pre-Preg ist ein Glasgewebe, welches in ungehärtetem Harz imprägniert wurde. Die Pre-Preg Lagen und die Kupferfolie werden mit Hilfe von Hitze und Druck beim Pressvorgang verbunden. Dadurch werden sowohl die Pre-Pregs gehärtet als auch die Kupferfolie mit dem Aufbau verbunden. Das resultierende “Sandwich” wird anschiessend gebohrt und wie eine Doppelseitige galvanisiert. Ausführliche Informationen über diesen Prozess erhalten Sie in unseren Lehrfilmen zur Leiterplatten-Herstellung.

Wie werden Sacklöcher und vergrabene Bohrungen gemacht?

Zur Herstellung der Sacklöcher und vergrabenen Bohrungen bringen wir zunächst die Bohrungen in die Cores ein und stellen eine galvanische Durchkontaktierung her. Anschliessend werden diese Cores als Multilayer mit Prepregs und Kupferfolien zusammengelegt und verpresst. Es ist möglich ,dass das Presspaket noch nicht den finalen Multilayer-Aufbau darstellt und diese Schritte wiederholt werden.

Das bedeutet:

1. Ein Via muss immer eine gerade Anzahl von Kupferlagen verbinden.

2. Ein Via kann nicht auf der Oberseite eine Cores enden

3. Ein Via kann nicht auf der Unterseite des Cores beginnen

4. Sacklöcher oder vergrabene Bohrungen können nicht innerhalb oder am Ende eines weiteren Sacklochs oder vergrabenen Bohrungen beginnen oder aufhören, sofern dieses nicht vollständig im anderen gekapselt ist (dies würde wegen des zusätzlich benötigten Presszyklus auch zusätzliche Kosten nach sich ziehen).

Diese Regeln sind im Lagenaufbau-Assisten berücksichtigt.

Das bedeutet, dass wir in einem Standard 4-Lagen Aufbau vergrabene Bohrungen nur zwischen den Lagen 2 & 3 bohren können. Bei einem derart aufgebauten Multilayer sind Sacklöcher nicht möglich.

Lagenaufbau-Assisten Standard 4-Lagen Multilayer mit vergrabener Bohrung

Für Sacklöcher muss ein umgekehrter Lagenaufbau gewählt werden. Anstatt eines Cores in der Mitte zwischen Lage 2 & 3, verwendet man zwei aussenliegende Cores auf den Lagen 1 & 2 und 3 & 4. jetzt können wir Sacklöcher zwischen den Lagen 1 & 2 und 3 & 4 bohren. Vergrabene Bohrungen sind in diesem Beispiel nicht möglich, weil Isolation zwischen der Lage 2 & 3 ein Pre-Preg ist, welches nicht separat gebohrt werden kann.

Lagenaufbau-Assisten umgekehrter Lagenaufbau 4-Lagen Multilayer mit Sacklöchern

Höherlagige Multitlayer funktionieren auf die gleiche Weise, bieten aber die Möglichkeit Sacklöcher und vergrabene Bohrungen zu kombinieren.

Lagenaufbau-Assisten umgekehrter Aufbau 6-Lagen Multilayer mit Sacklöchern und vergrabenen Bohrungen kombininiert

Solange sie vollständig im anderen gekapselt sind, können Sacklöcher und vergrabene Bohrungen überlagern (dies bedeutet allerdings einen zusätzlichen Presszyklus)

Lagenaufbau-Assisten umgekehrter Lagenaufbau 6-Lagen Multilayer mit überlappenden Sacklöchern und vergrabenen Bohrungen

Ein spezieller Lagenaufbau erfordert die gleichen Prozeduren mit unterschiedlichen Dicken zu höheren Preisen.

Asymetrische Lagenaufbaue sind nicht möglich. Der Aufbau muss zur Vermeidung von Verbiegung und Wölbung nach dem Pressvorgang, auf jeder Seite der Mitte identisch sein.

Für weitere Informationen klicken Sie hier

Wie oft kann man eine Leiterplatte von Eurocircuits auf bleifreie Löttemperatur erhitzen?

/in /by

Wie oft kann man eine Leiterplatte von Eurocircuits auf bleifreie Löttemperatur erhitzen?

Von Dirk Stans – Eurocircuits und Geert Willems – Center for Electronics Design & Manufacturing, imec

Referenzen.

[1] PBA Design-for-Manufacturing Guideline EDM-D-001: PCB Specification, imec-cEDM, July 2013.

[2] IPC-4101C: Specification for Base Materials for Rigid and Multilayer Boards

[3] Geert Willems, Piet Watté, Predicting PCB delamination in lead-free assembly, Global SMT &
Packaging, Vol. 10, No. 9, September 2010, p. 10.

Die aktuelle Situation!

  • Wir leben im Zeitalter des bleifreien Lötens
  • Die Löttemperaturen sind höher als zuvor (+ 25-35°C)
  • Fünf Jahre Erfahrung mit bleifreiem Löten von FR-4 Leiterplatten haben Vor- und Nachteile zutage gefördert
  • Die Qualität und Zuverlässigkeit Ihres Produktes is kritisch für dessen Erfolg im Markt
  • Diese Faktoren führen dazu, dass die Auswahl des Basismaterials immer wichtiger wird
  • Aber wie treffen Sie als Leiterplatten-Entwickler eine informierte Entscheidung?
  • Wie können Sie Ihre Leiterplatte robust entwickeln, um eine optimale Qualität während der Bestückung und des angestrebten Produkt-Lebenszyklus” zu erreichen?
  • …

Erste Reaktion!

Es gilt eine Menge Material-Parameter für die aktuelle Generation von Leiterplatten-Design zu berücksichtigen:

  • T260, T288
  • CTEz
  • Td
  • Tg
  • Feuchtigkeitsaufnahme
  • …

Diese Parameter bestimmen, ob Ihre Leiterplatten delamninieren wird und die Vias den bleifreien Bestückungsprozess der Leiterplatte überleben.

Wie treffen Sie die richtige Auswahl für Ihr Design?

Man könnte für jeden Parameter den bestmöglichen Wert wählen, würde sich aber beträchtlich in der Auswahl verfügbaren Materials einschränken. Zudem besitzen diese Materialien spezielle Nachteile – sind z.B. schlecht zu bestücken, oder brüchig.

Was ist die Konsequenz? Ist Ihr Problem gelöst?

  • Falls Sie Material mit unnötig hohen thermischen Eigenschaften einsetzen, welches nicht dem Standard entspricht, wird die Leiterplatte viel zu teuer.
  • Ihr Leiterplattenlieferant hat das Material möglicherweise nicht auf Lager.
  • Der Basismaterial-Hersteller könnte die Produktion selten gefragten Materials einstellen.

=> Ihre Leiterplatte ist teuer und nicht zukunftssicher.

Damit wir unseren Kunden eine effektive und wissenschaftlich sichere Lösung anbieten können, ist Eurocircuits eine Partnerschaft mit imec”s “Center for Electronics Design & Manufacturing” eingegangen. Die hier vorgestellte Methode wird im Detail im Leitfaden PBA Design-for-Manufacturing beschrieben: EDM-D-001: PCB Specification, entwickelt von imec/cEDM und verfügbar unter www.edmp.be. Teile des Leitfadens wurden hier mit Genehmigung von imec/cEDM wiedergegeben.

Am Besten fangen Sie damit an was Sie wissen und kontrollieren können!

Ihr Produkt wird bleifrei gelötet werden. Somit benötigen Sie FR-4 Material was bleifrei kompatibel ist. Die Anforderungen an Basismaterial hängen ab von:

  1. Wie oft wird Ihre Leiterplatte während der Herstellung und Bestückung auf bleifreie Löttemperatur erhitzt oder “Wieviele Lötzyklen wird Ihre Leiterplatte für Bestückung und evtl. Reparatur benötigen?”.
  2. Die maximale Betriebstemperatur für Ihre Anwendung.
  3. Die geplante Lebensdauer Ihrer Anwendung gemessen in der Anzahl thermischer Zyklen.

Ihr interner oder externer Bestückungsdienstleister sollte die erste Frage beantworten können. Ihr Kunde oder Endabnehmer ist die Quelle zur Beantwortung der anderen Fragen.

Mögliche Herstellungs- und Bestückungs Lötzyklen

Wie bestimme ich die Anzahl der Lötzyklen einer Leiterplatte? Die Antwort gibt die unten stehende Tabelle, Ref. [1].

Die in der ersten Spalte aufgeführten Leiterplatten Herstellungs- und Bestückungsprozesse können zur Bestimmung der Anzahl der Lötzyklen herangezogen werden.

Prozesse

Zyklen

Beschreibung

bleifreie Heissluftverzinnung (unbestückte LP)

2

Ein HAL Eintauchvorgang + 1 zusätl. Eintauchvorgang

Aufschmelzen

1

Wellenlöten

1

selektives Löten

1

einschl. manuelles Löten

Nacharbeit / Reparatur

1

Entfernen von Kurzschlüssen oder Unterbrechungen auf verbleiten Bauteilen

Bauteilaustausch

3

Entfernung+Reinigung+Löten: gilt für lokale Aufheizung

Spezifikationen von mit bleifreiem Löten kompatiblen FR-4 Material

Beginnen Sie grundsätzlich mit einem international akzeptierten Standard. Der IPC Standard IPC-4101C definiert bleifrei lötbares FR-4:

  • Es bestehen 14 Klassen bleifrei kompatibler Laminate: /99, /101, /102,/103[WG1] ,/121,/122, /124, /125/126,/127,/128,/129,/130,/131, jede mit geringfügig unterschiedlichen Eigenschaften.

Detaillierte Informationen können über www.ipc.org bezogen werden.

  • Schlüssel-Parameter:
    • Dekompositions-Temperatur: Td (Thermal decomposition temperature: mehr)
    • Time-to-delamination (Zeit bis zur Delamination): T260, T288, T300 (Zeit bis zur Delamination bei 260°C, 288°C und 300°C; siehe weiter unten)
    • Z-Expansion (Richtung der Dicke): Koeffizienten thermaler Ausdehnung alpha 1 und alpha 2 (ppm/°C), und CTEz die z-Expansion in % zwischen 50°C und 260°C

Überprüfen Sie, ob das Material Ihres Herstellers konform zu einer der definierten IPC-Klassen ist und welche Minimalwerte dieser für die Schlüssel-Parameter garantiert, anstatt Ihrem Hersteller ein spezifisches Material vorzuschreiben. Ihre Leiterplatte wird preiswerter und schneller verfügbar.

Lassen Sie uns FR-4 Material aus der Zinnblei Ära mit dem bleifrei kompatiblen FR-4 in Bezug auf diese Parameter vergleichen.

Typische Werte von SnPb-Ära FR-4 Basismaterial verglichen mit denen der bleifrei kompatiblen FR-4 Klassen.

FR4 SnPb

99

101

121

124

126

129

122

125

127

128

130

131

Td (°C)

+/-300

325

310

310

325

340

340

310

325

310

325

340

340

T260 (min)

2-15

30

30

30

30

30

30

30

30

30

30

30

30

T280 (min)

>10 sec

5

5

5

5

15

15

5

5

5

5

15

15

CTEz (%)

+/-4.5

3.5

4.0

4.0

3.5

3.0

3.5

4.0

3.5

4.0

3.5

3.0

3.5

Die Tabelle zeigt deutliche Unterschiede für die Schlüsselparameter Td, T260, T288 und CTEz zwischen älterem und aktuellem, bleifrei lötbarem FR-4 (aufgeführt nach IPC Klassen).

Heutzutage wird etwa 25-35°C heißer gelötet als zu Zeiten des Zinnbleis. Dieses führt zu Risiken für:

  • Delamination: Parameter T260, T288 und in geringerem Ausmaß Td.
  • Via Brüche: Parameter CTEz

Lassen Sie uns die Effekte dieser Parameter etwas genauer untersuchen.

Delamination

  • Treibende Kraft:
    • Laminat Zersetzung
    • Feuchtigkeit in der Leiterplatte[1]
  • Schlüsselparameter:
    • Zeit bis zur Delamination: T260 – T288 – T300
    • Zersetzungstemperatur Td
  • Fehlertypen
    • “Blasen”
    • Hoch-Ohmige Kurzschlüsse
    • Leiterbahnversagen (Unterbrechung)
    • Via-Bruch (Unterbrechung)
    • Ausfall im Feld (gewöhnlich nicht während der Bestückungstest erkennbar).

Delamination (ausgedehnte Trennung innerhalb der Leiterplatte)

Delamination 1

Delamination 2

Weniger als 25% benachbarter Leiter(bahnen) oder Durchkontaktierungen.

Weniger als 1% der der Leiterplattenfläche jeder Seite kann betroffen sein.

NKeine Ausdehnung als Ergebnis thermaler Stress-Tests oder vergleichbarer Zustände.

(6A) zeigt die Trennung zwischen zwei Glasgewebelagen im Basismaterial. Die Trennung kann auch zwischen dem Basismaterial und dem Kupfer auftreten.

(6B) zeigt die Trennung zwischen einzelnen Lagen.

(6C) und (6D) zeigen Trennungen zwischen Laminaten und internen oder externen Pads bzw. Kupferflächen.

FR-4 Schlüsselspezifikationen in Bezug auf das Temperaturverhalten

  • Zersetzungstemperatur – Td
    • Gemessen m.H.v. TGA: Thermo-Gravimetrische Analyse
    • Die Dekompositionstemperatur Td bestimmt wie schnell das Basismaterial bei Erhitzung zerfällt. Bei Erreichen der Td Temperatur, nachdem mit einer Geschwindigkeit von 10°C/min erhitzt wurde, zerfällt 5% des Basismaterials. Da für bleifreies Material um 25°C höhere Temperaturen benötigt werden, brauchen wir für unser Material entsprechend höhere Td Werte.
  • Zeit bis zur Delamination: T260-T288-T300
    • Gemessen m.H.v. TMA: Thermo-Mechanischer Analyse
    • T260-T288-T300 gibt an wie lange Ihr Basismaterial diesen Temperaturen widerstehen kann, bevor die Delamination einsetzt (das Material wird Dicker).

Zyklen bis zur Delamination als Funktion der Laminat-Eigenschaften

Forschung und Modelle von imec-cEDM haben bewiesen, Ref. [1, 2], dass IPC Datenblatt Grenzwerte keinen ausreichenden Schutz vor Delamination bieten. Die folgende IPC-4101 kompatible Definition der thermischen Eigenschaftsklassen, garantiert die angezeigte Anzahl Nd von Lötzyklen, ohne kohäsive [2] Delamination, Ref. [1]. Beachten Sie die stringenteren Anforderungen an T260 und T288.

Kategorie

Td (°C)

Min. v

T260 (min)

Min. v

T288 (min)

Min. v

CTEz (%)

Max. v

Nd

potentiell konform

IPC-4101 Datenblätter

Basic

310

30

5

4

7

99, 101, 102, 103, 121, 122, 124,

125, 126, 127, 128, 129, 130, 131

Mid

325

50

10

3.5

12

99, 102, 103, 124, 125, 126, 128,

129, 130, 131

High

340

80

15

3

20

102, 126, 130

Ein Material mittlerer Leistung mit einem T260≥50min und einem T288≥10min wird vor dem Auftreten einer größeren Delamanination mindestens 12 Lötzyklen widerstehen, eine trockene Leiterplatte vorausgesetzt. Der physio-chemische Mechanismus verbindet Td, T260 und T288. Deswegen ist der eigentliche Td Wert kein zusätzlicher Parameter.

In EDM-D-001 und Ref. [2] werden Graphen für eine gegebene Kombination aus Zeit-bis-zur-Delamination und Zersetzungstemperatur dargestellt, um die Anzahl der Lötzyklen bis zur Delamination zu ermitteln. Ein Programm zur Berechnung ist unter www.edmp.be (kostenlos für cEDM Mitglieder) verfügbar.

Via-Brüche

Ein Via Bruch wird gewöhnlich durch Unterschiede in thermischen Ausdehnung zwischen Laminat und der Kupferhülse in der Bohrung hervorgerufen. Beeinflusst wird dies durch die Leiterplattendicke, die Dicke des Kupferaufbaus und dem Lochdurchmesser. Der Schlüsselparameter für das Material dafür ist der CTEz Wert.

  • Treibende Kraft:
    • Differenz des CTE zwischen dem Laminat und dem Kupferaufbau des Vias.
  • Schlüsselparameter:
    • CTEz: 50-260°C. Je höher die Ausdehnung desto schlechter.
    • (Tg, α1, α2) (Erklärung weiter unten im Text)
  • Fehlertypen:
    • Scheinbar unterbrochene Lötverbindungen (insbes. BGA)
    • Zwischenzeitlich unterbrochene Verbindungen
    • Unterbrochene Via Anbindung
    • Ausfall im Feld (häufig während der Fertigung nicht zu testen)
    • Verringerte Leiterplatten-Lebensdauer

Durch thermische Beanspruchung verursachte Via-Brüche können durch das Löten oder durch den Betrieb der Leiterplatte hervorgerufen werden. Brüche durch Löt-Beanspruchung können durch wiederholtes Löten getestet werden. Die Betriebs-Lebensdauer kann durch den Test mittels beschleunigter thermischer Zyklen überprüft werden (typischerweise -40°C/125°C).

Konzentrieren wir uns auf den kritischten Effekt von Temperatur-Zyklen: Z-Achsen Spannung in der Via-Hülse durch den wesentlich größeren thermalen Ausdehnungs-Koeffizienten CTE des Laminats in der Z-Achse, verglichen mit dem des Kupfers (CTE=17ppm/°C).

CTEz, α1, α2: Ausdehnung in Z-Richtung

CTEZ

CTEz ist der Material-Parameter mit der größten Auswirkung auf zyklische Spannungen in Richtung der Z-Achse.

Die Grafik oben zeigt die Beziehung zwischen der Z-Achsen Ausdehnung des Materials (CTEz) und der Temperatur. Die Ausdehnung ist ein eher linearer Vorgang, mit einem Wendepunkt, wenn sich die Steigung der Kurve ändert und die Z-Achsen Ausdehnung pro °C schneller steigt. Dieser Wendepunkt befindet sich am Tg Wert des Basismaterials. Auf diese Weise wird auch der Tg m.H.d. thermo-mechanischen Analyse (TMA) bestimmt.

Die Grafik zeigt auch, dass ein tradintienelles FR-4 Material mit einem Tg=150°C (orange Linie) einen CTEz Wert hat, welcher wesentlich höher ist, als der für neues bleifrei lötbares Material (hellgrüne Linie) mit gleichem Tg Wert. Dieses wird durch Reduktion des CTE des Laminats durch Verwendung inerten (reaktionsunfreudigen) Füllers erreicht (erhöht die Bohrerabnutzung) und/oder durch Verwendung von Epoxydharz-Typen höherer Funktionalität (härtere, brüchigere Materialien).

Zusammenfassung: In Bezug auf die Z-Achsen Ausdehnung ist der CTEz Wert ist wesentlich wichtiger als der Tg Wert. Ein Material mit höherem Tg Wert garantiert keine bessere thermische Belastbarkeit hinsichtlich bleifreien Lötens. Letztlich erhöht Hoch-Tg-Material die Leiterplattenkosten.

Modell für Via Brüche

Nach EDM-D-001, 4.4.3, Ref. [1], treten Via Deformationen unter Lötbedingungen auf. Deswegen hängt der Via-Lebenszyklus (Anzahl der Lötzyklen bis zum Ausfall) maßgeblich vom CTEz Wert des Laminate s ab. Die kleine Abhängigkeit von der Via Größe kann für die Spezifikation vernachlässigt werden. EDM-D-001 stellt CTEz basierte Kriterien für die Laminat-Auswahl zur Verfügung, welche eine ausreichende Anzahl von Lötzyklen bis zu Ausfall bieten.

Eurocircuits Material mit einem maximalen CTEz=3,5% garantieren dementsprechen weniger als 1% Via Fehler nach 14 Lötzyklen.

Beachten Sie das sich die Vias unter Lötbedingungen um einige Prozent dehnen, welches, mit dem Wissen das eine Dehnung von 7 – 10% einen sofortigen Ausfall bewirkt, eine sehr große mechanische Belastung darstellt., Ref. [1], Appendix B.

Via: Betriebssicherheit – Anzahl der -40/125°C Zyklen bis zum Ausfall

Unter Betriebsbedingungen könnten die Dimensionen Leiterplattendicke und Dicke der Aufkupferung eine signifikante Auswirkung auf die Lebensdauer haben. Generell nimmt die Beanspruchung und damit die Lebensdauer mit zunehmender Leiterplattendicke, abnehmenden Via-Durchmessern und abnehmender Dicke der Aufkupferung ab. Imec/cEDM haben ein akkurates analytisches Modell entwickelt, um die Via Beanspruchung während der thermalen Zyklen zu berechnen und die Lebensdauer des Via vorherzusagen.

Die Grafik unten zeigt die Abhängigkeit der Via Beanspruchung bei -40/125°C Zyklen für ein Laminat mit a1=50ppm/°C, einer Leiterplattendicke D und Via Durchmesser d und einer Aufkupferung t=20µm (links) und t=10µm (rechts). (FEM: numerisch endliche Ergebnisse der Element Modellierung)

verlässliche Betriebsfähigkeit des Vias

Mit der Wöhler Beziehung können die Anzahl der Zyklen bis zum Ausfall unter unterschiedlichen Betriebsbedingungen berechnet werden, indem diese mit der zyklischen Beanspruchung der Vias in Beziehung gesetzt wird. Unter www.edmp.be (kostenlos für cEDM-Mitglieder) ist ein Werkzeug zur Berechnung der Via-Lebenserwartung verfügbar.

Einfluss des Lötens auf die Lebenserwartung einer Leiterplatte: Via Abnutzung

Wie bereits erwähnt verursacht der Lötprozess sehr großen Stress für die Vias. Wenn das Via nicht während des Lötens ausfällt – was natürlich die Absicht ist – verkürzt sich die Lebenszeit eines Vias im Vergleich zur Lebenszeit eines Vias einer ungelöteten Leiterplatte. EDM-D-001 erklärt wie dieser Effekt berechnet werden kann. Zur Erinnerung: Die Auswahl eines Materials mit geringem CETz reduziert die Auswirkung des Lötens auf die Lebensdauer des Vias.

Wenn wir nochmals auf unseren Standartwert CTEz von 3,5% schauen, dann erreichen wir weniger als 4,6% Verlust an Lebenserwartung pro gefahrenem Lötzyklus, EDM-D-001, 4.4.4, führt zu einer Verringerung der Lebenserwartung insgesamt für eine unreparierte Leiterplatte zwischen 13 und 20%.

Eurocircuits Pooling Nutzen.

Die große Mehrheit unserer Bestellungen werden auf Pooling Nutzen gefertigt.

Pooling Nutzen

Die Standard-Technologiewerte für diese Leiterplatten sind:

– Leiterplattendicke 1,6mm

– kleinste Leiterbahnbreite und -abstand 150µm

– kleinste Bohrung 0,25mm

– kleinste Aufkupferung in den Bohrungen 20µm

Basierend auf diesen Werten und der oben beschriebenen imec/cEDM – Methodologie (Ref. [1]), haben wir die Eigenschaften für das von uns genutzte Basismaterial ermittelt.

Unser Ziel ist es unseren Kunden eine garantierte Leistung unserer Leiterplatten während der Bestückung und ausreichende Zuverlässigkeit der Leiterplatte für bei mittelmäßiger betriebsbedingter Beanspruchung der Baugruppe zu bieten.

Wie oft könnten Sie Ihre Leiterplatte bis zur Löttemperatur erhitzen?

  • Pooling – minimale Material Spezifikationen und maximale Anzahl von Lötzyklen
    • T260 = 60min, T288 > 10min & Td = 325°C =>16 Lötzyklen
    • CTEz = 3.5%
    • 1.6mm PCB => 14 Zyklen 1% Ausfall oder 11 Zyklen 0.1% Ausfall
    • 20µm Kupferaufbau
    • Tg 145°C=> maximale Betriebstemperatur 120°C
    • Eurocircuits möchte auf der sicheren Seite sein => -2 Zyklen
    • LBleifreie Heissluftverzinnung beansprucht => -2 Zyklen
  • D.h. unter Einsatz unserer garantierten minimal Material-Spezifikation, kann eine Standard Pooling Leiterplatte mit HAL bleifrei während der Bestückung bis zu 10 Mal auf bleifreie Löttemperatur (≤260°C) erhitzt werden – vorausgesetzt die Leiterplatte ist ausreichend trocken [3].
  • Die maximale Betriebstemperatur der Leiterplatte ist 120°C.
  • Tatsächlich haben die aktuell von uns eingesetzten Materialien ISOLA IS400 und Nan Ya NP-155F, wesentlich bessere Leistungsdaten als wir minimal garantieren: T260=60 Minuten, T288>10 Minuten, Td=350°C, CTEz=3%, Tg=145°C. CTEz=3% würde die Anzahl der Lötzyklen bereits auf 20 mit 1% Ausfall, anstatt auf 14 Zyklen bringen.
  • Die Zuverlässigkeit der Vias verringert sich im Zeitablauf und mit jedem gefahrenen Lötzyklus (z.B. 8 Zyklen bei 4,6% addieren sich zu ≈ 37% verringerter Lebenserwartung).
  • Nutzen Sie zur Erhöhung der Verlässlichkeit große Vias und begrenzen Sie die Leiterplattendicke. Der CTEz und der CTE unterhalb Tg a1 sind die bestimmenden Parameter für die Zuverlässigkeit des Vias.

“heiß” – “heißer” – “am heißesten”

Wie jedes gute Steak, kann auch jede gute Leiterplatte verbrennen!

Dieser Artikel wurde erstellt mit Unterstützung von:

Imec’s Center for Electronics Design & Manufacturing
Kapeldreef 75
3001 Heverlee
Belgium

Geert Willems – 0498 919464 – Geert.Willems@imec.be

imec edm

imec

edm

[1] Von der Leiterplatte absorbierte Feuchtigkeit kann die Delamination verschärfen und ist durch höhere (bleifreie) Temperaturen ein kritischerer Parameter geworden, als er beim bleihaltigem Löten war. Dem kann durch Lagerung der Leiterplatten in einem Temperatur- und Feuchtigkeitskontrollierten Umfeld entgegen gewirkt werden. Da die Feuchtigkeit, soweit vorhanden, eine lokale Variable ist, haben wir dies nicht weiter in unserer Diskussion über Material-Eigenschaften berücksichtigt.

[2] Kohäsive Delamination: Delamination in der Materialsubstanz, im Gegensatz zur Delamination an der Verbindung von Harz/Kupfer.

[3] Die von der Leiterplatte aufgenommene Feuchte erhöht die Delamniations-Tendenz wegen der zusätzlichen internen Belastung durch den Wasserdampf-Druck. Diesem kann durch Lagerung der Leiterplatten in Trockenbeuteln oder niedrieger Luftfeuchte (<5% rel. Luftfeuchte) in Trockenschränken entgegnet werden.

RF pool – Einblicke und Details

/in /by

RF pool – Einblicke und Details

Aktualisierung Mai 2014: Neue Optione: I-TERA Material und RO4350B bilden die Basis des RF pooling Services

Seit vielen Jahren produziert Eurocircuits Leiterplatten auf HF-Material. Zuerst haben wir Rogers RO4000 angeboten. Kürzlich haben wir uns auf ISOLAs I-Tera Material fokussiert. I-Tera bietet im Vergleich zum Rogers Material deutliche Einsparungen. Deswegen ist es in unserem Streben nach einer kostengünstigen Lösung für die HF-Entwicklung mit unserer Pooling-Technologie eine kritische Komponente.

RF pool aktualisiert

Aus dieser Erfahrung heraus stellten sich für unsere Kunden zwei grundsätzliche Fragen:

– Kann Eurocircuits einen Weg finden RF Prototypen preiswerter herzustellen?

– Kann uns Eurocircuits durch das Angebot von Standard-Material und -Aufbauen bei der Auswahl unterstützen, anstatt selbst eine brauchbare Lösung zu finden?

In den letzten Monaten haben wir intensive Gespräche mit unseren Kunden und HF-Experten geführt, um diese Anforderungen optimal zu erfüllen.

Die Antwort ist unser aktualisierter RF pool Service:

  • ISOLAs I-Tera Material bietet eine kostengünstige Lösung bei gleichzeitig hoher Leistungsfähigkeit in der Spezifikation.
  • Bestell Pooling, also die Verteilung der Produktionskosten zwischen einer Anzahl verschiedener Bestellungen auf dem gleich Produktionsnutzen, ist der einzige Weg die Prozesskosten für Prototypen und Leiterplatten-Entwicklung zu senken, ohne die Qualität zu opfern.
  • Bestell Pooling erfordert Standard-Lagenaufbaue, welche genügend Kunden bestellen werden, damit die Bestellungen die Produktionsnutzen füllen.
  • Die Standard-Materialien und -Aufbaue, welche wir in weitreichender Absprache mit dem Bereich der HF-Spezialisten entwickelt haben, mach Pooling möglich und ermöglichen es den HF-Entwicklern gleichzeitig Ihre Designs schneller zu entwickeln.

Wie hilft Ihnen RF pool bei Ihrem Design?

Standard-Lagenaufbaue

Wir bieten im Pooling zwei Materialien an, um Ihnen eine größere Auswahl an Leistungsfähigkeit zu bieten: I-Tera und das etwas teurere Rogers RO4350B™.

ISOLA I-Tera passt für viele der heutigen digitalen hochgeschwindigkeits- und HF-/Mikrowellen-Anwendungen. Es besitzt eine dielektrische Konstante von 3,00, stabil zwischen -55°C und +125°C bis 20GHz. Der Tg ist 200°, der Td 360°. Sein niedrieger Ableitungsfaktor (Df) von 0,0035 macht es zur kostengünstigen Alternative zu PTFE und anderen kommerziellen Mikrowellen- und digitalen Hochgeschwindigkeits-Laminaten.

Rogers RO4350B™ hat eine höhere Spezifikation und ist daher ideal für Breitband-Anwendungen geeignet. Es hat eine exzellente Dimensions-Stabilität, einschliesslich einem Z-Achsen CTE vergleichbar zu dem von Kupfer. Der Tg beträgt 280°.

Beide Materialien haben eine UL 94 V0 Flammbarkeits-Zulassung.

Laden Sie sich hier die Datenblätter für I-Tera und für Rogers RO4350B™ herunter.

Für 4-Lagen Multilayer bieten wir einen Standardaufbau, welcher das I-Tera oder Rogers RO4350B™ mit dem ISOLA PCL370HR high performance 180°Tg FR4 Prepreg kombiniert:

Die nächsten beiden Bilder zeigen den theoretischen und tatsächlichen Lagenaufbau einer 4-Lagen RF pool Leiterplatte.

RF pool Schliffbild

Andere Spezifikationen (1,55mm Dicke, 12µm Kupferfolie und 6-Lagen Multilayer) sind Non-pool Optionen (Sie müssen einen ganzen Nutzen bestellen, anstatt einen Teil eines Pooling-Nutzens)

Es Für doppelseitige Leiterplatten bietet RF pool die Flexibilität zweier Materialstärken entweder mit I-Tera oder RO5350B™: 0,5 oder 0,25mm.

2-Lagen RF pool Lagenaufbau

Da wir standardisierte Lagenaufbaue für RF pooling haben, können wir Ihnen die folgenden Tabellen für die Impedanz auf einem aussenliegendem Mikrostrip als Funktion verschiedener Leiterbahnbreiten bieten.

Diese basieren auf I-Tera unter Verwendung von 35µm Endkupferdicke (18µm Kupferfolie galvanisch aufgekupfert). Sowohl für den zweilagigen, als auch für den 4-Lagen Aufbau beträgt die Kupferenddicke 35µm. Beim 4-Lagen Multilayer besitzen die Innenlage 18µm Kupferdicke, wobei die Innenlage für die Berechnung der Impedanz eines aussenliegenden Microstrip gewöhnlich die Referenzlage darstellt und somit in Bezug auf die Endkupferdicke eine untergeordnete Rolle spielt.

4-Lagen Leiterplatte mit 0.254 mm Core-Dicke

Impedance of Surface Microstrip

Track width (mm)

0.1

0.125

0.15

0.175

0.2

0.25

0.3

0.35

0.4

0.45

0.5

0.55

0.6

35 um
End Cu

106.92

100.28

94.55

89.53

85.04

77.31

70.8

65.17

60.22

55.8

51.8

48.16

44.81

2-Lagen Leiterplatte mit 0.508 mm Core-Dicke

Impedance of Surface Microstrip

Track width (mm)

0.1

0.125

0.15

0.175

0.2

0.25

0.3

0.35

0.4

0.45

0.5

0.55

0.6

35 um
End Cu

135.64

128.99

123.27

118.24

113.76

106.03

99.52

93.89

88.94

84.51

80.52

76.87

73.52

Für diejenigen, die sogar den Effekt des Lötstopplacks auf das Verhalten der Leiterplatte berechnen möchten: Wir verwenden SUN Chemicals XV501T-4 HV Semi Matt Clear Resist – CAWN 1331 grünen Lötstopplack, mit einer dielektrischen Konstante von 3,9 – 4,0. Link zum Datenblatt..